eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaVHDL vs. Verilog › Re: VHDL vs. Verilog
  • Path: news-archive.icm.edu.pl!agh.edu.pl!news.agh.edu.pl!news.cyf-kr.edu.pl!news.nask
    .pl!news.nask.org.pl!news.unit0.net!newsfeed.fsmpi.rwth-aachen.de!feeder1-2.pro
    xad.net!proxad.net!feeder2-2.proxad.net!nx01.iad01.newshosting.com!newshosting.
    com!newsfeed.neostrada.pl!unt-exc-02.news.neostrada.pl!unt-spo-b-01.news.neostr
    ada.pl!news.neostrada.pl.POSTED!not-for-mail
    From: "J.F." <j...@p...onet.pl>
    Subject: Re: VHDL vs. Verilog
    Newsgroups: pl.misc.elektronika
    User-Agent: 40tude_Dialog/2.0.15.1pl
    MIME-Version: 1.0
    Content-Type: text/plain; charset="iso-8859-2"
    Content-Transfer-Encoding: 8bit
    References: <6...@g...com>
    <kum3e0$4sa$1@node2.news.atman.pl>
    <a...@g...com>
    <kv0g6l$4iu$1@node2.news.atman.pl>
    <4...@g...com>
    Date: Wed, 21 Aug 2013 09:09:46 +0200
    Message-ID: <jwt4f1t3t62j$.jz1embab4xgb.dlg@40tude.net>
    Lines: 25
    Organization: Telekomunikacja Polska
    NNTP-Posting-Host: h82-143-187-50-static.e-wro.net.pl
    X-Trace: 1377068976 unt-rea-a-01.news.neostrada.pl 1457 82.143.187.50:59004
    X-Complaints-To: a...@n...neostrada.pl
    Xref: news-archive.icm.edu.pl pl.misc.elektronika:651233
    [ ukryj nagłówki ]

    Dnia Tue, 20 Aug 2013 13:57:55 -0700 (PDT), s...@g...com
    >> Tak, to faktycznie bardzo proste do pierwszego pytania: a to ma być
    >> unsigned, 1C, 2C czy może w kodzie Graya (i którym) i czy sumator ma być
    >> może szeregowy czy może równoległy?
    >
    > Sprawa jest identyczna jak w każdym innym języku. Jeżeli dajmy na to
    > napiszemy w Pascalu a:=b+c; , to równie dobrze można postawić
    > pytanie "czy te zmienne będą typu integer, a może real?". Odpowiedź
    > w obu przypadkach jest taka sama: jak se zmienne/sygnały
    > zadeklarujesz, tak masz. Standardowo przy zapisie A<=B+C narzędzia
    > implementujące zrobią Ci równoległy sumator. Ale jak chcesz, nie ma
    > problemu, żeby poskładać 1-no bitowe sumatory z przeniesieniem w
    > VHDL'u w n-bitowy szeregowiec. Tylko po co?

    Panowie, ale to jest jezyk do projektowania sprzetu (nie tylko).

    W kazdym innym jezyku kompilator wykorzysta dostepny rozkaz procesora.
    A tu glowa projektanta w tym czy ma czas i moze byc poskladany
    kaskadowo z 1-bitowych, czy musi byc szybko i nie wazne ile
    tranzystorow/bramek/makrocel wyjdzie, byleby te 64 bity sie w 1 cyklu
    dodaly ...

    J.


Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: