On 11/05/2023 16:28, o...@g...com wrote:
> Znalazłem dwa źródła:
>
> http://www.phys.ufl.edu/~coldwell/MultiplePrecision/
fpvsintmult.htm
>
> https://stackoverflow.com/questions/21819682/is-inte
ger-multiplication-really-done-at-the-same-speed-as-
addition-on-a-modern
>
> W jednym piszą, że to jest 20 cykli. W drugim 2-4 cykle (dla liczb 32-bitowych, dla
64-bitowych będzie dwa razy więcej?). Chcę zgrubnie oszacować liczbę cykli
przypadającą na dwa różne algorytmy. Na przykład:
>
> https://prng.di.unimi.it/xoroshiro128plusplus.c
>
> Ale w drugim algorytmie mam mnożenie dwóch uint64_t. I nie wiem ile cykli mniej
więcej przyjąć.


Być może to nieoczywiste, ale jaka architektura? Na amd64 mnożenie
liczb 64-bitowych (czyli o wielkości rejestru) będzie zapewne o wiele
szybsze, niż na systemach 32-bitowych, o 16-bitowych nie wspominając.

We floating point może bym nie szedł, bo może być utrata precyzji, no
i trzeba konwertować.

Tak czy siak, pierwszy link z wyszukiwarki zapytanej o "intel
instruction latencies", zakładając, że jednak chodzi o architekturę
x86/x64: www.agner.org/optimize/instruction_tables.pdf.
Wybieram losowo procesor Haskell: MUL: czas: 3-4 cykli,
przepustowość: 0,5-1 instrukcji na cykl.

Najlepiej pobierz dokument i wybierz stosowny procesor.


--
Pozdrawiam/Regards - Bogdan (GNU/Linux & FreeDOS)
Kurs asemblera x86 (DOS, GNU/Linux): http://bogdro.evai.pl
Grupy dyskusyjne o asm: pl.comp.lang.asm alt.pl.asm alt.pl.asm.win32
www.Xiph.org www.TorProject.org Soft(EN): http://bogdro.evai.pl/soft