On 2019-10-06 11:34, heby wrote:
> On 06/10/2019 08:52, AK wrote:
>>> VHDL to Ada. Z domalowanymi duperelami.
>> Bzdurzysz po raz kolejny.
>
> Otwórz dokumentacje do VHDLa i do Ady z tej samej wersji. Jest
> identyczna z dokładnością do przecinków + VHDL dodatkowo dodaje HDLowe
> konstrukcje.

Chopie. Co ma skladnia do faktu, ze jezyki typu Verilog czy VHDL
sa _defaultowo_ "rownoległe" i w duzym stopniu "deklaratywne",
a Ada defaultowo jest jak najbardziej sekwencyjna.
Skladnia ma tu 0-rowe znaczenie.
PS: Java i C++ tez maja prawie identyczna skladnie, a przecie
roznia sie _zasadniczo_: C++ defaultowo jest "wartosciowy",
a Java wybitnie "referencyjna".

AK