Mam takie pytanie z lekka akademickie.

Mamy architekturę x86. Dowolnego producenta, z gatunku bardziej
współczesnych.

Każdy rdzeń ma osobne cache L1.

Wyobraźmy sobie że mamy procesor caly dla siebie. Nie ma systemu
operacyjnego.

Uruchamiam dwa cory. W pamięci znajduje się jeden int. Pierwszy core
czeka chwile i ustawia wartość tego inta na 1 po czym wpada w ciasną
pętlę bez wyjścia.

Drugi core sprawdza w ciasnej pętli wartość tej komórki pamięci i jak
jest "1" to coś robi.

Pytanie: jeśli nie zastosuje żadnych barier pamięci, to czy cache core2
po jakimś czasie zostanie zaktualizowane zazwartością cache core1? Jest
to mętnie opisane i zazwyczaj w kontekscie barier pamięci. Mnie
natomiast interesuje czy procesor sam z siebie dokonuje synchronizacji
cache L1. Zakładam że nie, ale to jest x86 i wiele pewno zrobiono dla
kompatyblinosci z kiepskim softem :/

PS. Mniej więcej podobny problem istnieje w prawdziwym sofcie - flaga
zmienia stan miliony cykli później niż jej ustawienie. Kod nie posiada
barier pamięci - a mnie interesuje kto ją "zsynchronizował"- czy OS czy
się samo zrobiło.