Re: Typowe przyczyny nadmiernego grzania się układów pamięci i c pu?

eGospodarka.pl › Grupy › pl.misc.elektronika › Typowe przyczyny nadmiernego grzania się układów pamięci i cpu? › Re: Typowe przyczyny nadmiernego grzania się układów pamięci i c pu?

Path: news-archive.icm.edu.pl!news.icm.edu.pl!news.nask.pl!news.nask.org.pl!news.unit
0.net!eternal-september.org!feeder.eternal-september.org!reader02.eternal-septe
mber.org!.POSTED!not-for-mail
From: Pszemol <P...@P...com>
Newsgroups: pl.misc.elektronika
Subject: Re: Typowe przyczyny nadmiernego grzania się układów pamięci i c pu?
Date: Fri, 22 Jun 2018 10:23:41 -0000 (UTC)
Organization: A noiseless patient Spider
Lines: 34
Message-ID: <pgiind$ifg$2@dont-email.me>
References: <pfcopg$2on$1@dont-email.me> <pfdmsb$b0n$1$PiotrGalka@news.chmurka.net>
<5b27884f$0$596$65785112@news.neostrada.pl> <pg8ok8$1ea$1@dont-email.me>
<5b28e0e9$0$685$65785112@news.neostrada.pl> <pgdf3m$eiq$1@dont-email.me>
<5b2a4408$0$612$65785112@news.neostrada.pl> <pgdgla$oip$1@dont-email.me>
<5b2a52a4$0$605$65785112@news.neostrada.pl> <pge5uv$85h$1@dont-email.me>
<5b2b5c6e$0$594$65785112@news.neostrada.pl> <pghob5$f5o$1@dont-email.me>
<5b2cc4f3$0$692$65785112@news.neostrada.pl>
Mime-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit
Injection-Date: Fri, 22 Jun 2018 10:23:41 -0000 (UTC)
Injection-Info: reader02.eternal-september.org;
posting-host="b3c57f9d335d51f384473fc0f19c70b1";
logging-data="18928";
mail-complaints-to="a...@e...org";
posting-account="U2FsdGVkX1/9bpvvZks9yKs+jXhMFWtN"
User-Agent: NewsTap/5.3.1 (iPhone/iPod Touch)
Cancel-Lock: sha1:gx8ZBy6lUB/JMiwYI0U3Vp9PFdU= sha1:Q+/YwYV1UfUBZQv8JABtO2f0qY8=
Xref: news-archive.icm.edu.pl pl.misc.elektronika:733235
[ ukryj nagłówki ]

J.F. <j...@p...onet.pl> wrote:
> Użytkownik "Pszemol" napisał w wiadomości grup
> dyskusyjnych:pghob5$f5o$...@d...me...
> "J.F." <j...@p...onet.pl> wrote in message
>> Użytkownik "Pszemol" napisał w wiadomości grup
>>>>>> Procek jest błędnie ustawiony aby myślał, że ma tylko jedną
>>>>>> kostkę flash, i odczyt 32-bitowego słowa robi na dwa takty:
>>>>>> najpierw wystawia "dolny" adres, OE, CE i odczytuje dolną
>>>>>> połówkę danych, potem, niezmieniając stanu OE i CE inkrementuje
>>>>>> adres i odczytuje górną połówkę danych na liniach D0..D15.
>>>
>>>>> Jestes pewien, ze bez zmiany CE, OE ? Nie ma dwoch impulsow
>>>> Nie ma potrzeby dwu impulsów przy czytaniu pamięci flash.
>>> Niby nie ma, ale procek z natury moze chciec wystawic dwa impulsy
>>> RD.
>>> tu RD nie ma, to moze inne ..
>
>> Zerknij tu: https://www.nxp.com/docs/en/data-sheet/LPC408X_7X.pd
f
>> Fig 21. External static memory burst read cycle
>
> Nieprzyjemne ... choc w sumie - przy prawdziwych pamieciach niby nie
> przeszkadza.

Czemu nieprzyjemnie??

> A nowoczesne flashe nie maja jakis bitow korekcyjnych ?
> W sensie, ze pamietaja wiecej bitow w matrycy, a potem koryguja
> pojedyncze przeklamania jesli sie zdarza ?
>
> Choc niby i to mozna asynchronicznie zrobic ...

Te nie mają zadnych bitów korekcyjnych.