"J.F." <j...@p...onet.pl> wrote in message
news:5b2b5c6e$0$594$65785112@news.neostrada.pl...
> Użytkownik "Pszemol" napisał w wiadomości grup
> dyskusyjnych:pge5uv$85h$...@d...me...
> "J.F." <j...@p...onet.pl> wrote in message
>>>>Procek jest błędnie ustawiony aby myślał, że ma tylko jedną
>>>>kostkę flash, i odczyt 32-bitowego słowa robi na dwa takty:
>>>>najpierw wystawia "dolny" adres, OE, CE i odczytuje dolną
>>>>połówkę danych, potem, niezmieniając stanu OE i CE inkrementuje
>>>>adres i odczytuje górną połówkę danych na liniach D0..D15.
>>
>>> Jestes pewien, ze bez zmiany CE, OE ? Nie ma dwoch impulsow
>
>>Nie ma potrzeby dwu impulsów przy czytaniu pamięci flash.
>
> Niby nie ma, ale procek z natury moze chciec wystawic dwa impulsy RD.
> tu RD nie ma, to moze inne ..
>
>>> Dekoder adresow masz zewnetrzny, czy korzystasz z wbudowanego ?
>>> Bo zdziwilbym sie, gdyby procesor wystawial cos na D16-31 w czasie
>>> czytania na liniach 0-15.
>
>>Nie mam zewnętrznego dekodera adresów - konfiguruję
>>procesor pod względem takich rzeczy jak rozmiar stron
>>pamięci SDRAM i rozmiaru bloków pamięci flash.
>>Kostki pamięci są podłączone bezpośrednio do linii adresowych
>>procesora - mają swoje własne CS0 i DYCS0.
>
> dasz rade podlaczyc sie pod te CS i inne linie ?
> Ja bym obejrzal oscyloskopem/analiatorem czy jednak DRAM
> nie jest aktywna w czasie czytania flasha.

Podłączam się pod OE i CS0 flasha i widzę że flash jest wybrany
do odczytu gdy są te stany konfliktowe. SDRAMu nie oglądałem
pod względem DYCS0 ale widzę krótsze cykle odczytu gdy
CS0 flasha jest nieaktywny, i wtedy nie ma kolizji więc SDRAM
jest odczytywana poprawnie.

> Albo po prostu skonfiguruj dobrze i moze problem zniknie :-)

Owszem, po skonfigurowaniu cpu aby odczytywał flash
w trybie 32-bitowym problem kolizji znika. D31 zaczyna
wyglądać wtedy normalnie.

Ja mam jednak problem taki, że płytki wracają uszkodzone na
gwarancji a ja nie jestem do końca przekonany że to te kolizje
powodują uszkodzenia. Bo sekcje zwłok na płytkach które miały
scalaki w miarę sprawne (czyli nie parzyły i nie zwierały 3.3V)
zwracały rezultat typu zwarta linia A10 w CPU lub stały poziom
2V na wyjściu jednego pinu SDRAM - innymi słowy nie rozumiem
jak walczący flash z cpu na szynach danych może procesorowi
uszkodzić linię adresową A10 albo uszkodzić SDRAM które jest
niewybrane DYCS0 w czasie tychże kolizji.
Innymi słowy znalazłem coś, ale nie wiem czy jak naprawię to
coś przełączając flash na poprawne 32-bity to czy problemy znikną.