> Rewelacja ;-)
> A teraz weź pod uwagę, że konfiguracja FPGA to też RAM i
> prawdopodobieństwo jego przekłamania jest podobne, jak przekłamania RAMu
> przez to FPGA nadzorowanego. CPLD też nie rozwiązuje problemu, z tej
> prostej przyczyny, że jego konfiguracja to prawdopodobnie EEPROM lub
> Flash i "szansa" że się przekłamie jest podobna, jak w przypadku
> nadzorowanej pamięci (zakładając, że są wykonane w tej samej technologii
> - może się okazać, że sama pamięć była bardziej odporna).
>
> Sorry :-P
>
> ae

To trzeba zrobić gotowca - scalak który będzie obsługiwał
w opisany przeze mnie sposób 3 RAMy a nie korzystać
z układów programowalnych - aby mieć przynajmniej
jeden element który będzie w 99,99999...% bezbłędny.

SM