eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikauC programujący FPGA › Re: uC programujący FPGA
  • Path: news-archive.icm.edu.pl!news.rmf.pl!nf1.ipartners.pl!ipartners.pl!newsfeed.pion
    ier.net.pl!news.gazeta.pl!not-for-mail
    From: Konop <k...@g...pl>
    Newsgroups: pl.misc.elektronika
    Subject: Re: uC programujący FPGA
    Date: Wed, 10 Feb 2010 00:06:46 +0100
    Organization: "Portal Gazeta.pl -> http://www.gazeta.pl"
    Lines: 41
    Message-ID: <hkspq6$75c$1@inews.gazeta.pl>
    References: <hkpjer$e62$1@news.onet.pl>
    NNTP-Posting-Host: hmk226.internetdsl.tpnet.pl
    Mime-Version: 1.0
    Content-Type: text/plain; charset=UTF-8; format=flowed
    Content-Transfer-Encoding: 8bit
    X-Trace: inews.gazeta.pl 1265756806 7340 79.188.62.226 (9 Feb 2010 23:06:46 GMT)
    X-Complaints-To: u...@a...pl
    NNTP-Posting-Date: Tue, 9 Feb 2010 23:06:46 +0000 (UTC)
    X-User: konoppo
    X-Antivirus: avast! (VPS 100209-1, 2010-02-09), Outbound message
    In-Reply-To: <hkpjer$e62$1@news.onet.pl>
    X-Antivirus-Status: Clean
    User-Agent: Thunderbird 2.0.0.23 (Windows/20090812)
    Xref: news-archive.icm.edu.pl pl.misc.elektronika:581795
    [ ukryj nagłówki ]

    > Zastanawiam się nad pewnym rozwiązaniem. Ogólnie mam uC który musi
    > obrabiać pewne sygnaly cyfrowe na granicy możliwości sprzetowych
    > (predkość podejmowania decyzji). Jako ze większośc z tych decyzji opiera

    Hmmm... a jaki to procesor? Nie wystarczy dać szybszą jednostkę??...

    > b) czy operacja zamiany logiki na zawartośc flash/ram FPGA wymaga
    > stosowania skomplikowanych algorytmów czy moze istnieje sensowny sposób
    > przekształcenia układu kombinatorycznego zapisanego za pomoca + * / na
    > wsad do FPGA ?

    Są to dosyć skomplikowane operacje... wprawdzie na studiach
    realizowaliśmy pewne przykłady "na kartce" i właściwie wszystko dało się
    jakoś wyjaśnić, jednak rzuć okiem jak długo komercyjne programy "tłuką"
    proste projekty do pliku wynikowego FPGA, to da Ci to pewien pogląd na
    sytuację... Wszystko zależy od rodzaju funkcji... Znacznym problemem
    jest tzw. dekompozycja, czyli rozłożenie jednej funkcji wielu zmiennych
    na kilka funkcji mniejszej liczby zmiennych. Czasem jest to wręcz
    banalne, czasem, skomplikowane... bloki w FPGA mają określoną ilość
    wejść i czasem konieczne jest takie rozbijanie...

    Ja proponowałbym zainteresowanie się szybszym procesorem, także
    procesorami "programowanymi" do FPGA... Bierzesz gotowy rdzeń procesora,
    piszesz sobie program. Procesor pracuje z programu z pamięci RAM
    (wbudowanej w FPGA)... Sam pisałeś, że urządzenie wykorzystywane będzie
    raz na jakiś czas... Więc gotowy klocek z FPGA plus gotowy program
    "wzorcowy" na PCcie... Bierzesz ten gotowy program i wpisujesz
    odpowiedni algorytm, programujesz i działasz ;)... całość programowania
    odbywa się do pamięci RAM, więc nie ma problemu z ilością cykli. Co
    więcej - nie przerabiasz "wsadu" do FGPA, tylko kompilujesz prosty
    program dla jakiegoś proca, więc dzieje się to dosyć szybko...
    Jeśli urządzenie ma być programowane nie przez PC - też nie ma
    problemu... wsad dla takiego wirtualnego proca też łatwiej "zrobić na
    piechotę" niż wsad dla FPGA...
    Oczywiście wszystko zależy od tego jakiej rzeczywistej prędkości
    potrzebujesz... Zapewne mógłbyś też olać FPGA i dać jakiś bardziej
    "wypasiony" procesor...

    --
    Pozdrawiam
    Konop

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: