-
X-Received: by 10.140.42.197 with SMTP id c63mr18195qga.5.1455403870933; Sat, 13 Feb
2016 14:51:10 -0800 (PST)
X-Received: by 10.140.42.197 with SMTP id c63mr18195qga.5.1455403870933; Sat, 13 Feb
2016 14:51:10 -0800 (PST)
Path: news-archive.icm.edu.pl!agh.edu.pl!news.agh.edu.pl!newsfeed2.atman.pl!newsfeed.
atman.pl!goblin2!goblin.stu.neva.ru!feeder.erje.net!2.us.feeder.erje.net!news.g
lorb.com!w104no839152qge.1!news-out.google.com!u67ni525qgu.0!nntp.google.com!y8
9no1509863qge.0!postnews.google.com!glegroupsg2000goo.googlegroups.com!not-for-
mail
Newsgroups: pl.comp.programming
Date: Sat, 13 Feb 2016 14:51:10 -0800 (PST)
In-Reply-To: <n9ms9k$mhq$1@node2.news.atman.pl>
Complaints-To: g...@g...com
Injection-Info: glegroupsg2000goo.googlegroups.com; posting-host=213.108.152.51;
posting-account=bMuEOQoAAACUUr_ghL3RBIi5neBZ5w_S
NNTP-Posting-Host: 213.108.152.51
References: <3...@g...com>
<n9ms9k$mhq$1@node2.news.atman.pl>
User-Agent: G2/1.0
MIME-Version: 1.0
Message-ID: <4...@g...com>
Subject: Re: FPGA z punktu widzenia programisty
From: Maciej Sobczak <s...@g...com>
Injection-Date: Sat, 13 Feb 2016 22:51:10 +0000
Content-Type: text/plain; charset=ISO-8859-2
Content-Transfer-Encoding: quoted-printable
Xref: news-archive.icm.edu.pl pl.comp.programming:209130
[ ukryj nagłówki ]
> Sugeruje kierunek hybrydowy. To znaczy normalny CPU + FPGA. Głównie
> dlatego że pozwala to na szybki start programiście.
To pozwala na połączenie metod sekwencyjnych z równoległymi i tu bym widział główną
zaletę. Przy czym jako CPU rozumiem uC.
> Z grubsza masz 3 rozwiązania:
>
> 1) Zynq. Sprowadza się to do jednego kawałka krzemu z CPU ARM i FPGA.
Tak. Ciekawe.
> 2) CPU + FPGA na osobnych płytkach.
Tak. Albo na tej samej płytce. Przecież nikt mi nie zabroni wlutowania dwóch układów
(uC i FPGA) obok siebie - co pewnie ułatwiłoby też zrobienie równoległej "magistrali"
do szybszej komunikacji pomiędzy nimi.
> Czasem ma to ciekawe własności, np.
> mozna przekonfigurowac FPGA z CPU.
Tak. Mam pewne urządzenie, w którym można zrobić przyjemny dla użytkownika update i
przypuszczam że właśnie tak to się odbywa.
> 3) Rdzeń popularnego uC zaimplementowany w FPGA.
Jestem tego świadomy, ale nie o to mi chodzi.
> > Luźne założenia:
> > - raczej VHDL niż Verilog
>
> Niestety VHDl jest w odwrocie
Czyli co - coraz gorszy jest? :-)
> z uwagi na zdumiewające tempo rozwoju
> narzedzi do testowania w verilogu w ostatnich latach.
Rozumiem, ale nie przeszkadza mi to. Interesuje mnie minimalizacja ilości użytych
narzędzi, więc to, że wokół Veriloga ich przybywa, nie jest dla mnie argumentem
przeciwko VHDL. :-)
Wyobrażam to sobie tak, że podobnie jak w przypadku uC, proces wymaga nominalnie
dwóch narzędzi: a) translatora, który przerobi źródło w VHDLu na coś, co można b)
wgrać do układu. Tak to działa w przypadku popularnych uC.
> > - narzędzia raczej open-source niż zamknięte
>
> Świat EDA składa się w 99% z komercyjnych, absurdalnie drogich,
> popsutych i czerpiących całymi garściami z lat 60-tych narzędzi.
Szkoda. Więc upraszczamy pytanie: czy jeśli zminimalizujemy zestaw narzędzi do tych
dwóch wymienionych powyżej (czyli translator + upload), to zmieścimy się w
open-source, czy nie da rady? To jest dość poważny argument przy porównaniach z uC. I
nie chodzi o samą cenę nabycia tych narzędzi, tylko o metodę ich rozwoju i filozofię
użycia.
> Szukaj Zynq jeśli pieniądze to nie problem.
Czy ten wybór ma wpływ na dalszy wybór narzędzi?
--
Maciej Sobczak * http://www.inspirel.com
Następne wpisy z tego wątku
- 14.02.16 10:56 Sebastian Biały
- 14.02.16 16:54 Maciej Sobczak
- 14.02.16 18:06 Sebastian Biały
- 15.02.16 18:04 k...@g...com
- 16.02.16 11:15 Wojciech Muła
- 17.02.16 18:50 platformowe głupki
- 17.02.16 20:19 szemrany
- 18.02.16 15:59 Roman W
- 18.02.16 16:24 platformowe głupki
- 18.02.16 16:27 platformowe głupki
- 18.02.16 19:15 Sebastian Biały
- 18.02.16 22:13 M.M.
- 19.02.16 10:16 Sebastian Biały
- 19.02.16 15:14 M.M.
- 19.02.16 15:37 Sebastian Biały
Najnowsze wątki z tej grupy
- Xiaomi [Chiny - przyp. JMJ] produkuje w całkowitych ciemnościach i bez ludzi
- Prezydent SZAP/USONA Trump ułaskawił prezydenta Hondurasu Hernandeza skazanego na 45 lat więzienia
- Rosjanie chwalą się prototypem komputera kwantowego. "Najważniejszy projekt naukowy Rosji"
- A Szwajcarzy kombinują tak: FinalSpark grows human neurons from stem cells and connects them to electrode arrays
- Re: Najgorszy język programowania
- NOWY: 2025-09-29 Alg., Strukt. Danych i Tech. Prog. - komentarz.pdf
- Na grupie comp.os.linux.advocacy CrudeSausage twierdzi, że Micro$lop używa SI do szyfrowania formatu dok. XML
- Błąd w Sofcie Powodem Wymiany 3 Duńskich Fregat Typu Iver Huitfeldt
- Grok zaczął nadużywać wulgaryzmów i wprost obrażać niektóre znane osoby
- Can you activate BMW 48V 10Ah Li-Ion battery, connecting to CAN-USB laptop interface ?
- We Wrocławiu ruszyła Odra 5, pierwszy w Polsce komputer kwantowy z nadprzewodzącymi kubitami
- Ada-Europe - AEiC 2025 early registration deadline imminent
- John Carmack twierdzi, że gdyby gry były optymalizowane, to wystarczyły by stare kompy
- Ada-Europe Int.Conf. Reliable Software Technologies, AEiC 2025
- Linuks od wer. 6.15 przestanie wspierać procesory 486 i będzie wymagać min. Pentium
Najnowsze wątki
- 2026-01-29 KSeF - 13 wątpliwości
- 2026-01-29 A ja się pochwalę
- 2026-01-29 Warszawa => Mid/Senior IT Recruiter <=
- 2026-01-29 Warszawa => Senior Java Developer <=
- 2026-01-29 Warszawa => IT Recruiter <=
- 2026-01-28 Degradacja
- 2026-01-28 Wysoki Sąd poinstruował czego unikać wyzywając Owsiaka "Równiejszego"
- 2026-01-28 Białystok => Solution Architect (Workday) - Legal Systems <=
- 2026-01-28 Białystok => Preseles Inżynier (background baz danych) <=
- 2026-01-28 Wrocław => Konsultant wdrożeniowy ERP <=
- 2026-01-28 Łódź => Microsoft Engineer <=
- 2026-01-28 Białystok => Tester manualny <=
- 2026-01-27 Tradycja ciągania posłów po sądach za wystąpienia w Sejmie będzie kontynuowana [Lepper 2]
- 2026-01-27 Pierwszy raz sprzedano więcej samochodów zeeletryfikowanych niż ice
- 2026-01-27 Elektryczny Kałasznikow




Jak kupić pierwsze mieszkanie? Eksperci podpowiadają