Re: Jeszcze raz VHDL - problem ze zwięzłym zapisem - Grupy dyskusyjne w eGospodarka.pl

eGospodarka.pl › Grupy › pl.misc.elektronika › Jeszcze raz VHDL - problem ze zwięzłym zapisem › Re: Jeszcze raz VHDL - problem ze zwięzłym zapisem

X-Received: by 10.140.38.102 with SMTP id s93mr165203qgs.37.1432747799231; Wed, 27
May 2015 10:29:59 -0700 (PDT)
X-Received: by 10.140.38.102 with SMTP id s93mr165203qgs.37.1432747799231; Wed, 27
May 2015 10:29:59 -0700 (PDT)
Path: news-archive.icm.edu.pl!agh.edu.pl!news.agh.edu.pl!newsfeed2.atman.pl!newsfeed.
atman.pl!goblin2!goblin.stu.neva.ru!newsfeed.xs4all.nl!newsfeed3a.news.xs4all.n
l!xs4all!newspeer1.nac.net!border2.nntp.dca1.giganews.com!nntp.giganews.com!z60
no4139804qgd.0!news-out.google.com!k20ni44966qgd.0!nntp.google.com!z60no4139803
qgd.0!postnews.google.com!glegroupsg2000goo.googlegroups.com!not-for-mail
Newsgroups: pl.misc.elektronika
Date: Wed, 27 May 2015 10:29:59 -0700 (PDT)
In-Reply-To: <5565e585$0$8374$65785112@news.neostrada.pl>
Complaints-To: g...@g...com
Injection-Info: glegroupsg2000goo.googlegroups.com; posting-host=185.53.155.164;
posting-account=67yd9woAAAAHUu8VHyA7Js47M98NE3m3
NNTP-Posting-Host: 185.53.155.164
References: <8...@g...com>
<55643099$0$8389$65785112@news.neostrada.pl>
<b...@g...com>
<55658303$0$27506$65785112@news.neostrada.pl>
<7...@g...com>
<556597cf$0$2188$65785112@news.neostrada.pl>
<0...@g...com>
<5565e585$0$8374$65785112@news.neostrada.pl>
User-Agent: G2/1.0
MIME-Version: 1.0
Message-ID: <c...@g...com>
Subject: Re: Jeszcze raz VHDL - problem ze zwięzłym zapisem
From: s...@g...com
Injection-Date: Wed, 27 May 2015 17:29:59 +0000
Content-Type: text/plain; charset=ISO-8859-2
Content-Transfer-Encoding: quoted-printable
Lines: 28
Xref: news-archive.icm.edu.pl pl.misc.elektronika:681867
[ ukryj nagłówki ]
W dniu środa, 27 maja 2015 17:40:54 UTC+2 użytkownik J.F. napisał:

>
> No, to ciekaw jestem jak to kompilator zrealizowal.
>
> Dodawanie 32 liczb 11-bit- wydaje mi sie, ze to bardzo wredna funkcja.
> Oczywiscie mozna zrealizowac zwyklymi sumatorami dwoch liczb, nawet
> tyle samo ich trzeba, ale czas propagacji powinien wzrosnac.
> Jak zrobil "liniowo" a nie "drzewem binarnym", to nawet sporo wzrosnac
> ...

W FPGA jest trochę inaczej i nie należy, wręcz NIE WOLNO myśleć w kategoriach bramek
logicznych i połączeń między nimi i wydawałoby się wynikających z tego czasów
propagacji. Tutaj masz generatory funkcji, które w obrębie pojedyńczego CLB są niczym
innym jak pamięcią statyczną i realizują dowolną funkcję logiczną n-zmiennych
(n-zależne od typu FPGA). Jest to właściwie LUT(look up table), w którym wartości
zmiennych wejściowych stanowią adres do gotowego wyniku. Oczywiście taka kobyła jak
sumator 32 liczb 11-bitowych nie wlezie w pojedyńczy LUT, więc czasy propagacji są
pomiędzy poszczególnymi CLB, ale jest to mocno zniwelowane..

>
> Chyba, ze nawet nie zblizyles sie do granicy szybkosci ...
>

Na próbę pocisnąłem to na 80MHz, co akurat w moim projekcie nie ma sensu. Też
działa!!