On 21.01.2023 06:38, titanus wrote:

> Swoją drogą "ręcznie robiona" płytka do komunikacji na 100Mbit?

Jak najbardziej osiągalne. Trzeba tylko nauczyć się robić dwustronne
płytki z przelotkami i relatywnie cienkimi ścieżkami (8-12 milsów).
Najbardziej uciążliwą częścią jest wiercenie otworów w taki sposób, żeby
po obydwu stronach trafić we właściwym miejscu. :)

Generalnie długości linii szczególnie pilnuję w przypadku wejścia i
wyjścia różnicowego PHY. Staram się, żeby układ był tak blisko gniazdka,
jak to tylko możliwe, a do tego stosuję meandrowanie, żeby wyrównać
długości obydwu ścieżek w parze. Do tego oczywiście wszystko zalane masą.

Miałem dylemat w przypadku połączenia pomiędzy ETH i PHY. Tutaj są dwie
opcje - albo interfejs MII (częstotliwość 25 MHz, ale więcej ścieżek do
poprowadzenia) albo RMII (50 MHz, ale mniej ścieżek).

Finalnie wybrałem tę drugą opcję. Niestety z uwagi na ograniczenia
domowej technologii produkcji płytek (np. brak możliwości wykonania
przelotek pod układami albo zrobienia dostatecznie cienkich ścieżek) nie
byłem w stanie sensownie poprowadzić linii tego interfejsu w zgodzie z
najlepszymi zasadami (meandry, izolowanie poszczególnych ścieżek masą),
jednocześnie trzymając obydwa układy blisko siebie. Postanowiłem więc,
że skupię się na tym, żeby połączenia były możliwe jak najkrótsze.
Trochę łatwiej było to zrobić w przypadków STM32 niż PIC32, bo wszystkie
linie interfejsu RMII zgrupowane są po jednej stronie układu.

Testu EMC to oczywiście nie przejdzie, jednak działa. Połączenie jest
stabilne, a na kilkadziesiąt tysięcy wysłanych pingów nie ginie ani
jeden. Generalnie spodziewałem się, że to ma szansę działać, bo
widziałem eksperymenty ludzi podpinających do zestawu testowego PHY w
formie modułu, na kabelkach. ;)

Aha. Oczywiście to, że Ethernet wynegocjuje z infrastrukturą zestawienie
połączenia 100Mbps nie oznacza, że będziemy mieć takie transfery. ;)
Tutaj ograniczeniem będzie wydajność procesora i przepustowość innych
peryferiów.