-
Path: news-archive.icm.edu.pl!news.icm.edu.pl!news.onet.pl!.POSTED!not-for-mail
From: "Marcin Wasilewski" <j...@a...pl>
Newsgroups: pl.misc.elektronika
Subject: Re: STM32F103 - podłączenie pamięci SRAM i zagadka...
Date: Tue, 3 May 2011 13:12:56 +0200
Organization: http://onet.pl
Lines: 32
Message-ID: <iponvl$rsa$1@news.onet.pl>
References: <ipkekt$bg1$1@inews.gazeta.pl> <ipkmcm$khq$1@news.onet.pl>
<ipm1f3$jvg$1@inews.gazeta.pl>
NNTP-Posting-Host: host-81-190-189-35.kwidzyn.mm.pl
Mime-Version: 1.0
Content-Type: text/plain; format=flowed; charset="utf-8"; reply-type=response
Content-Transfer-Encoding: 8bit
X-Trace: news.onet.pl 1304421173 28554 81.190.189.35 (3 May 2011 11:12:53 GMT)
X-Complaints-To: n...@o...pl
NNTP-Posting-Date: Tue, 3 May 2011 11:12:53 +0000 (UTC)
X-Priority: 3
X-MSMail-Priority: Normal
X-Newsreader: Microsoft Outlook Express 6.00.2900.5931
X-MimeOLE: Produced By Microsoft MimeOLE V6.00.2900.6090
Xref: news-archive.icm.edu.pl pl.misc.elektronika:609524
[ ukryj nagłówki ]Użytkownik "Konop" <k...@g...pl> napisał w wiadomości
news:ipm1f3$jvg$1@inews.gazeta.pl...
> W dniu 2011.05.02 00:21, mk pisze:
>> Reszta standardowo.
> Hmmm... A do czego go podłączyć?? Jeśli pamięć ma 8 bitów, to raczej nie
> ma wejść w stylu "Lower Byte" i "Upper byte" :)... . Ma pewnie OE, WE i
> CE, podłączam je odpowiednio do NOE, NWE i NEx procesora... i wtedy NBL0
Ale szynę danych opisaną w stylu D0-D7, czy Dx0-Dx7 to pewnie ma.
> i NBL1 zostają niepodłączone... Ale w sumie, skoro pamięć ma 8 bitów i
> kontroler pamięci o tym "wie", to w ogóle tych pinów chyba nie powinien
> wykorzystywać... albo ja czegoś nie kumam :D...
Jeśli masz pamięć 16 bitową to w jednym cyklu przekazywane jest słowo 16
bitowe. Górna połówka jest w Upper Byte, a dolna w Lower Byte. Jeśli masz
pamięć 8 bitową, to magistrala danych ma 8 bitów, więc wykorzystujesz tylko
Lower Byte.
> Że bezpośrednio, to rozumiem... typowo wykorzystuje się tutaj jakiś
> 'Latch', jak w starszych prockach... Ale, jak pisałem, dokumentacja
> wspomina coś na temat podłączania pamięci Flash, natomiast milczy w
> kwestii podłączania pamięci SRAM. Stąd zastanawiam się, czy jest to
> możliwe i czemu nie :)...
Latch jest po to aby zaoszczędzić ilość linii potrzebną do obsługi pamięci.
Każdy kontroler (mający odpowiednią ilość wolnych portów) obsłuży Ci pamięć
SRAM, tylko czasami trzeba to robić programowo, podobnie jak komunikację z
pamięciami typu: 24Cxx, czy PCF8563, HD44780 (wbrew pozorom to również są
pamięci).
Następne wpisy z tego wątku
- 03.05.11 13:48 Konop
Najnowsze wątki z tej grupy
- Szok
- Dziwny schemat wzmacniacza m.cz.
- We Wrocławiu ruszyła Odra 5, pierwszy w Polsce komputer kwantowy z nadprzewodzącymi kubitami
- CGNAT i ewentualne problemy
- wzmacniacz mocy
- Linuks od wer. 6.15 przestanie wspierać procesory 486 i będzie wymagać min. Pentium
- Propagation velocity v/c dla kabli RF
- Jakie natynkowe podwójne gniazdo z bolcem (2P+PE)
- Czujnik nacisku
- Protoków komunikacyjny do urządzenia pomiarowego
- Hiszpania bez pradu
- amperomierz w plusie
- 3G-nadal działa
- Historia pewnego miernika kalibratora
- Ustym 4k Pro i wyświetlacz
Najnowsze wątki
- 2025-05-31 Skoro jest tak dobrze i TANIO to dlaczego jeszcze nie jeździmy na takich akumulatorach?
- 2025-05-31 Warszawa => IT Data Analyst (obszar Power BI) <=
- 2025-05-31 Warszawa => IT Hardware Specialist - Wsparcie i Konfiguracja <=
- 2025-05-31 Środa Wielkopolska => Konsultant wewnętrzny SAP FI/CO <=
- 2025-05-31 Gdańsk => PHP Developer <=
- 2025-05-31 Lublin => Delphi Programmer <=
- 2025-05-31 co to za obcęgi? [OT]
- 2025-05-30 Rondo :)
- 2025-05-30 Warszawa => Senior Account Manager <=
- 2025-05-30 Warszawa => Senior C++ Developer (analiza numeryczna i modelowanie) <=
- 2025-05-30 Gdańsk => Team Lead Data Engineer (Snowflake) <=
- 2025-05-30 Warszawa => Team Lead Data Engineer (obszar Snowflake) <=
- 2025-05-30 Gdańsk => Programista Delphi <=
- 2025-05-30 Warszawa => Software Engineer .Net <=
- 2025-05-30 Warszawa => Inżynier oprogramowania .Net <=