Użytkownik "Pszemol" napisał w wiadomości grup
dyskusyjnych:pg8ok8$1ea$...@d...me...
>Natomiast oglądając górną połówkę szyny danych zauważyłem spore
>kolizje na
>bitach D16..D31.
>Okazuje się, że procesor został błędnie skonfigurowany na 16-bitowy
>tryb
>dostępu do pamięci flash, tymczasem są tam dwie kostki, spięte
>równolegle
>do linii adresowych mające wspólne CE, OE i WE: jedna obsługuje dolną
>połówkę danych, druga górną.

>Niezaprogramowany "górny" scalak z kimś się tam mocuje na liniach
>danych,
>próbując forsować swoje ffy, tylko z czym? 32-bitowa kostka SDRAM
>jest
>przecież nieaktywna gdy procek dostaje się do statycznego flash...
>Czyżby
>CPU spinał razem D0 z D16 D1 z D17 i tak dalej, obsługując tryb
>dostępu
>32-bit do 16-bit pamięci? Ktoś wie może jak to działa?

Jakos watpie, aby tak.
Zapewne po prostu czyta kolejne 16-bit slowo, tylko wewnetrznie
przestawia sobie dane na starsze bity.

Ale czy adresy sie wtedy nie zmieniaja ? Moze jeszcze cos innego jest
uruchamiane ... tylko czemu nie ma konfliktow takze na dolnej polowie
..

A moze to nie "mocowanie" tylko stan wysokiej impedancji ?

Nie mozesz wyciagnac tej kosci?
To moze da sie jej CE lub OE odciac ?

J.