On 09/02/2010 11:29, Andrzej Ekiert wrote:
> Dnia 09-02-2010 o 12:11:21 SM <b...@k...com.pl> napisał(a):
>
>> "Zwykły" głupi procek z jedną szyną danych i adresową
>> oraz sygnałem HALT czy coś takiego.
>> 3 kości SRAM na zmienne, 3 kości FLASH na program.
>> Pomiędzy nimi pośredniczy FPGA.
>
>
> Rewelacja ;-)
> A teraz weź pod uwagę, że konfiguracja FPGA to też RAM i
> prawdopodobieństwo jego przekłamania jest podobne, jak przekłamania RAMu
> przez to FPGA nadzorowanego. CPLD też nie rozwiązuje problemu, z tej
> prostej przyczyny, że jego konfiguracja to prawdopodobnie EEPROM lub
> Flash i "szansa" że się przekłamie jest podobna, jak w przypadku
> nadzorowanej pamięci (zakładając, że są wykonane w tej samej technologii
> - może się okazać, że sama pamięć była bardziej odporna).

ZTCW FPGA sa dosc dobrze 'przetrenowane' pod wzgledem warunkow
kosmicznych. Tylko ze nie ma po co 3 kosci pamieci - prosciej ta pamiec
zrobic w srodku FPGA jesli nie trzeba megabajtow (teraz jest duzo
latwiej niz np: 5 lat temu).

--
Jerry1111