Dnia 10-08-2012 o 18:30:04 kenobi <f...@n...gazeta.pl> napisał(a):

> ok, to chyba to bo z kolei
>
> xor ebx,ebx
> @935:
> push offset $ijkagfia
> push offset $agkagfia
> call dword ptr [_asm_dot_fpu]
> fstp st(0)
> add esp,8
>
> inc ebx
> cmp ebx,1000
> jl short @935
>
> oscyluje 20 - 23 tys - czyli z kolei powiedzialbym
> troche krótko: w kazdym razie ciekawa rozpietosc 1500 cykli
> na pierwsze uruchomienia a 20 cykli na uruchomienie
> w petli (o ile to dokladnie tak jest, swoja droga w
> manualach procka zdaje sie podaje tylko czasy do wykonan
> w petlach a nie podaje do pierwszych uruchomien - ktore
> tez sa przeciez chyba deterministyczne, chyba ze jest to
> jakis prosty wzorek typu ilosc dostepow do pamieci * 100 cykli

Windows ni Linux nie jest deterministyczny, czas dostępu do danych jest
zależny od tego, gdzie te dane są, jak masz pecha, to będzie miliony albo
i miliardy razy wolniej, niż jak masz szczęscie, a należy zakładać, że nie
wiesz, czy masz szczęscie

<quote src="Felix von Leitner -- Source Code Optimization">
Memory Access Timings, Linux 2.6.31, Core i7
Page Fault, file on IDE disk 1.000.000.000 cycles
Page Fault, file in buffer cache 10.000 cycles
Page Fault, file on ram disk 5.000 cycles
Page Fault, zero page 3.000 cycles
Main memory access 200 cycles (Intel says 159)
L3 cache hit 52 cycles (Intel says 36)
L1 cache hit 2 cycles
The Core i7 can issue 4 instructions per cycle. So a penalty of 2 cycles
for L1 memory access means a missed opportunity for 7 instructions.
</quote>

--
Jordan Szubert