Witam,

Poszukuję sposobu na domyślne ustawianie stanów elementów w
strutkturze CPLD.

Mam logikę zaszytą w w układzie CPLD Xilinix XC2C64A. Logika działa
ale po włączeniu zasilania ma przez chwilę "stan nieustalony"

Czy macie jakieś pomysły jak to zablokować wewnętrznie w tej
strukturze ?

Do głowych przychodzi mi pomysły żeby zrobić pin reset z wewnętrzna
logiką i podtrzymywać go przez chwilę po włączeniu zasilania

Co Wy na to ??

Pozdrawiam
Andrzej