Re: 10MHz zegar przez płaski kabel - Grupy dyskusyjne w eGospodarka.pl

eGospodarka.pl › Grupy › pl.misc.elektronika › 10MHz zegar przez płaski kabel › Re: 10MHz zegar przez płaski kabel

Path: news-archive.icm.edu.pl!agh.edu.pl!news.agh.edu.pl!news.cyf-kr.edu.pl!news.nask
.pl!news.nask.org.pl!news.unit0.net!feeder.erje.net!newsfeed.kamp.net!newsfeed.
kamp.net!fu-berlin.de!uni-berlin.de!not-for-mail
From: Waldemar Krzok <w...@z...fu-berlin.de>
Newsgroups: pl.misc.elektronika
Subject: Re: 10MHz zegar przez płaski kabel
Followup-To: pl.misc.elektronika
Date: Fri, 17 Feb 2012 16:58:06 +0100
Organization: Freie Universitaet Berlin
Lines: 27
Message-ID: <9...@m...uni-berlin.de>
References: <jhlhui$nog$1@opal.futuro.pl> <9...@m...uni-berlin.de>
<jhlmd5$2v1$1@opal.futuro.pl> <9...@m...uni-berlin.de>
<jhlq30$d3q$1@opal.futuro.pl>
Mime-Version: 1.0
Content-Type: text/plain; charset="ISO-8859-2"
Content-Transfer-Encoding: 8Bit
X-Trace: news.uni-berlin.de
LFEmDqOtDWCnI/mgNlGGrg+x9I8zf0B3Z5xiVPJdiWoi00o0LzvNXmY+hY
Cancel-Lock: sha1:PWBqumcNr5DOICkPIWoWlL4V2BQ=
User-Agent: KNode/4.4.10
Xref: news-archive.icm.edu.pl pl.misc.elektronika:626440
[ ukryj nagłówki ]
Lelek@ wrote:

>
> "Waldemar Krzok" <w...@z...fu-berlin.de> wrote in message
> news:9q758qF7a5U1@mid.uni-berlin.de...
>
>> Muszę przyznać, że jest to połączenie LVDS. Nie robiłem tego sam,
>> ustrojstwo
>> jest produkcji kolegi, ja tylko montuję podzespoły do kupy. Połączenie
>> jest
>> między płytkami za pomocą HD-kabla, znaczy z odstępem między linkami
>> wynosi
>> 0.62mm. Dopasowanie jest zrobione w scalakach LVDS po obu stronach
>> (znaczy
>
> Tylko LVDS to coś jakby innego niż TTL :-) A rezystory daje się nie na
> końcu ale początku przy driverach.

Na końcu też, bo będzie się odbijało.

> Gdybym miał dwa FPGA z LVDS to bym je postawił po obu stronach :-)

Albo scalaki.

Waldek
--
My jsme Borgové. Sklopte štíty a vzdejte se. Odpor je marný.