-
Data: 2015-01-30 23:21:04
Temat: Re: XILINX - VIVADO
Od: s...@g...com szukaj wiadomości tego autora
[ pokaż wszystkie nagłówki ]W dniu sobota, 24 stycznia 2015 20:36:47 UTC+1 użytkownik Sebastian Biały napisał:
> Przegapiłeś ostatnie jakieś 10 lat. Zadanie domowe z googla:
> SystemVerilog i UVM. Przed UVM było trochę innych. I bedzie pare
> nastepnych, prawie na 100%. Dynamika tu jest kosmiczna.
>
SystemVerilog istotnie może być ważny dla kogoś, kto pisze w Verilogu, kto pisze
doktorat lub pracę habilitacyjną. Weryfikacja funkcjonalna działania projektowanego
urządzenia jest istotna i bezdyskusyjna. Na wstępie z poziomu symulatorów.
> I powtarzam: nie tylko gołe testy. Asercje, contrains, randomizacje,
> TLM. To jest pisane w HDLu i *WPLATANE* w kod. Bo asercja jest naturalną
> częścią kodu. W schemacie nie masz możliwosci postawienia głupiej
> asercji.
Istotnie, na schemacie tego nie zobaczysz. Czego?! A na przykład constrais'ów.
Bo i po co? Przecież byle student wie/powinien wiedzieć, że z projektem należy
skojarzyć 'constraintsy'. A z drugiej strony, jest to ino kwestia edytora schematów.
Istotnie, nie znam takowego, który wyświetlałby na schemacie 'constrains'y'.
Chociaż.... Np. Altium ma taką możliwość.
> Odcinasz w ten sposób bardzo ważne mechanizmy zwiększające
> jakość i ulatwiające debugowanie.
Niczego nie odcinam. Piszesz tylko o debugowaniu. To zupełnie inna bajka niż projekt
urządzenia. Istotnie, testbenche 'nasmarowane' graficznie, to jakieś SF.
>
> Świat naprawdę zna lepsze metody opisu elektroniki na dowolnym poziomie
> od tranzystorów po transakcje. Lepsze od schematów. Naprawdę.
Zaprojektuj latarkę, albo coś w tym stylu metodą opisową. Da się? Jasne, że się da!!
I pokaż to dajmy na to 7-latkowi. Zrobi coś z Twojego "schematu"? Ni Wuja!!
>
> >, ale guano ma to wspólnego ze środowiskiem projektowym
>
> *NIE* jest to takie proste. Miało kiedyś. Przez ostatnie 10 lat wiele
> się zmieniło. Ewentualnie engine zbierający wyniki może mieć formę
> środowiska. Testy obecnie pisze się w tym samym języku co implementację,
> akurat taka moda. Obecnie na topie jest SystemVerilog. Jutro pewnie coś
> głupszego od veriloga choć nie wiem czy nie osiągnięto już dna.
Ciągle marudzisz o testach.. Też je robię, testbencze smaruję w VHDL'u, ale toplevel
urządzenia robię hierarchicznie i z poziomu schematu.
Najnowsze wątki z tej grupy
- System operacyjny dla 6800?
- Przyłączenie działki do sieci elektrycznej
- Działalność nierejestrowana/definicja sprzętu elektronicznego/misie i kolejki
- Smukły, długi ściągacz izolacji do kynaru
- rezystor 3 omy 400W
- [newbie] Jaki multimetr za 2-4 stówy?
- szafka sieciowa
- Raspberry Pi 5 + dyski SATA
- lutownica na węgiel
- Znów czary (albo niewiedza) - tym razem fotowoltaika
- Chess
- Vitruvian Man - parts 7-11a
- przeźroczyste koszulki
- Re: Win 10/11 nie lubi OKI
- Programator czasowy TUYA.
Najnowsze wątki
- 2024-05-18 Warszawa => Software .Net Developer <=
- 2024-05-18 Warszawa => Mid/Senior QA Engineer <=
- 2024-05-18 Ulm => Solution Architect (sichere Kommunikation und IoT-Loesungen <=
- 2024-05-18 Katowice => Head of Virtualization Platform Management and Operating S
- 2024-05-18 Warszawa => SAP WM Consultant / Execution <=
- 2024-05-18 Wrocław => Consultant/Implementer Comarch ERP XL <=
- 2024-05-18 Gdańsk => Head of International Freight Forwarding Department <=
- 2024-05-18 Warszawa => Account Manager (Recruitment Services) <=
- 2024-05-18 Łódź => Salesperson - CRM Systems <=
- 2024-05-18 Łódź => Handlowiec - Systemy CRM <=
- 2024-05-17 ZŁOMNIK o pracy w TVN TURBO, nowych przepisach i współczesnej motoryzacji. Turbo Taryfa!
- 2024-05-17 Białystok => DevOps Engineer Conexa First (Contractor) <=
- 2024-05-17 Warszawa => Starszy inżynier oprogramowania (Rust) <=
- 2024-05-17 Zabrze => Junior HelpDesk <=
- 2024-05-17 Bieruń => Administrator i wdrożeniowiec Lotus Notes/Domino <=