Witam
Bardzo proszę o pomoc w zaprojektowaniu prostego układu sekwencyjnego
(asynchronicznego) złożonego z bramek logicznych NOT, NAND, NOR.

Założenia:
Wejścia układu: X1, X2
Wyjścia układu: Y1, Y2

jeżeli X1=0 i X2=0 to Y1=0 i Y2=0
jeżeli X1=1 i X2=0 to Y1=1 i Y2=0
jeżeli X1=0 i X2=1 to Y1=0 i Y2=1

jeżeli X1=1 i X2=1 to wyjścia Y1 i Y2 przyjmują stan poprzedni (tzn.Y1=0
Y2=1 lub Y1=1 Y2=0)
W układzie nigdy nie może wystąpić stan wyjść Y=1 i Y2=1 (nawet w stanch
przejściowych - hazard,wyścig ) czyli jest stanem zabronionym.
Bardzo proszę o pomoc.