"Jerry1111" <j...@w...pl.pl.wp> wrote in message
news:h47shi$5bm$1@news.onet.pl...
> Pszemol wrote:
>>> Właśnie Xilinx ma Spartana 3AN FPGA z Flashem, tylko chyba to się tam
>>> odbywa tak, że jest SRAM normalny z konfiguracją i po prostu ten Flash
>>> jest zabudowany w tej samej kostce.
>>
>> Niech zgadnę - taka hybryda będzie cholernie droga, bo FPGA robi
>> się innymi technologiami niż flash, a więc będziesz pewnie miał dwa
>> kryształy w jednej obudowie...
>
> Z drugiej strony EPCS4 tez do najtanszych nie nalezy.

Mi się podobają te większe Cyclony III co mają do konfiguracji
interfejs do równoległego CFI flasza... Jeszcze się nimi nie miałem
okazji bawić (w projekcie użyłem największego który jeszcze tej
opcji nie miał) ale wtedy dałoby się zrobić np. jedną kostkę CFI
która będzie działać jako pamięć programu dla Niosa+konfig FPGA.
Pamięć CFI jest dziś dużo, dużo tańsza niż EPCSy.

>>> Z tymi przerwaniami to faktycznie dłuuuugo.
>>> Ale wyobrażam sobie to tak, że mam jądro i resztę w miarę konfigurowalną
>>> w jakiejś tam przestrzeni adresowej to znaczy jak potrzebuję 20
>>> liczników i 30 PWMow to sobie to w granicach zasobów mogę zrobić. A jak
>>> nie używam Watchdoga to go wycinam z korzeniami, a nie tylko wyłączam
>>> jak w zwykłym procku.
>>
>> Dobrze sobie wyobrażasz... Dodatkowo nie masz takich ograniczeń
>> jak jest w typowych prockach że masz np. 2 uarty, SPI, 3 timery i...
>> I kiszka. Jak potrzebujesz 4 uarty to szukasz innego proca albo
>> rzeźbisz bitowo softwareowego uarta... W Niosie jak potrzebujesz
>> 12 uartów pracujących równolegle to sobie tak go konfigurujesz...
>> Jak potrzebujesz 10 timerów i 4 kanały DMA to sobie tak robisz i już
>> masz.
>
> U mnie gdzies co trzecie urzadzenie konczy z Niosem wlasnie ze wzgledu na
> swobode wyboru wszystkich (nieraz cudacznych i pisanych w firmie)
> peryferiow. Duzo prosciej.
>
>>> Ale tak jak pisałem, zacznę od jakiś liczników czy rejestrów przesównych
>>> a potem będę szalał z czym innym. Widzę, że biegły jesteś w tematyce, to
>>> pozwolę sobie Ciebie zapamiętać i w razie czego kiedyś podpytać ;)
>>
>> Biegły jak biegły - używałem 3 kostek FPGA Altery i 2 CPLD... to niewiele
>> ale jakieś tam minimalne doświadczenie już mam...
>>
>> Acha, i weź pod uwagę że Altera oferuje w software Quartusa całkiem
>> niezły edytor schematów, więc praktycznie w ogóle nie musisz pisać
>> niczego w VHDL czy Verilogu - po prostu rysujesz sobie brameczki
>> flip-flopy i jeśli tylko rozumiesz co się dzieje z tymi obrazkami potem
>> to możesz jechać na tym do końca nie pisząc ani jednej linii VHDLa.
>
> Ekhm... to zrob se state-machine na bramkach tak, zeby to jeszcze
> zrozumiec. Pewnych rzeczy nie warto rysowac jako schemat.

Piękne jest właśnie to, że jak chcesz VHDL to piszesz moduł w VHDL,
potem inny piszesz w Verilogu, bo akurat kolega takie zna język lepiej
albo masz gotowca z netu, a jeszcze inny moduł rysujesz bramkami
bo do Ciebie to lepiej przemawia, lub chcesz sensownie wydrukować
ilustrację zrozumiałą dla starszego elektronika który bramki ma
w jednym palcu u nogi ale z VHDLem czy Verilogiem się nie zetknął.
Wszystko razem do kupy się łączy i modeluje jakby było z tej samej
rodzinki - coś tak jak w software możesz kompilować C, Pascala czy
jakiś nie wiem Fortran do obj-tów i potem łączyć to wszystko linkerem.
Tylko że tu się to wszystko dzieje za sceną, wbudowane jest ładnie w system.
Nie używałem softu Xilinxa ale Quartus, te najnowsze wersje, są fajne.