Artur M. Piwko wrote:
> In the darkest hour on Wed, 22 Jul 2009 17:35:08 -0500,
> Pszemol <P...@P...com> screamed:
>>>> Acha, i weź pod uwagę że Altera oferuje w software Quartusa całkiem
>>>> niezły edytor schematów, więc praktycznie w ogóle nie musisz pisać
>>>> niczego w VHDL czy Verilogu - po prostu rysujesz sobie brameczki
>>>> flip-flopy i jeśli tylko rozumiesz co się dzieje z tymi obrazkami potem
>>>> to możesz jechać na tym do końca nie pisząc ani jednej linii VHDLa.
>>> Ekhm... to zrob se state-machine na bramkach tak, zeby to jeszcze
>>> zrozumiec. Pewnych rzeczy nie warto rysowac jako schemat.
>> Piękne jest właśnie to, że jak chcesz VHDL to piszesz moduł w VHDL,
>> potem inny piszesz w Verilogu, bo akurat kolega takie zna język lepiej
>> albo masz gotowca z netu, a jeszcze inny moduł rysujesz bramkami
>> bo do Ciebie to lepiej przemawia,
>
> Ale w tym ostatnim przypadku trzeba pamiętać o tym, że jest to
> rozwiązanie nieprzenośne. Zmienisz producenta FPGA i rysować musisz
> od zera.

Tylko po co? Jak uzywasz Altery czy Xilinxa, to daje <5% szans na
przenoszenie na drugiego producenta - IMHO gra nie warta swieczki.


--
Jerry1111