-
Data: 2013-10-18 13:49:54
Temat: Re: FPGA - Xilinx
Od: Adam Górski <gorskiamalpa@wpkropkapl> szukaj wiadomości tego autora
[ pokaż wszystkie nagłówki ]W dniu 2013-10-18 13:37, s...@g...com pisze:
> W dniu piątek, 18 października 2013 10:09:34 UTC+2 użytkownik Adam Górski napisał:
>
>>
>>
>>
>> Gdzie widzisz problem z dodaniem IDELAY ?
>>
>> Z tego co czyta�em ma to prosty interfejs z sygna�em INC / DEC delay.
>>
>> Czyli podobnie jak w A jedna iteracja z tymi sygna�ami powoduje
>>
>> zwi�kszenie lub zmniejszenie op�nienia o ile� tam ps.
>>
>> No i trzeba jechaďż˝ aďż˝ siďż˝ zatrzasnďż˝ dobre dane.
>>
>>
> Dokładnie tak samo se to wyobrażam jak piszesz. Problem z tym, że nie za bardzo
chwytam ten IODELAY2. OK, napiszę co wiem(rozumiem), a czego kompletnie nie załapuję.
Jeżeli Ty rozumiesz czego ja niestety nie, i jeżeli mi to wytłumaczysz, to jest
nadzieja że jakoś to w końcu zadziała na 80MHz. OK, krok po kroku:
>
> 1) IDATAIN - input signal from IOB. No i już jest problem. Przecież dane mam LVDS.
Czyli co? Domyślam się, że najpierw muszę wleźć przez IBUFDS. Zgadza się?
Tak najpierw odbiornik LVDS.
>
> 2) CLK - IODELAY Clock input. Jaki cholera clock i po co?
W elemencie opóźniającym jest zapewne logika/maszyna stanów która wymaga
taktowania do działania. do sygnału dec/inc potrzebujesz zegara. Tak jak
ja to widzę nie ma on żadnego wpływu na opóźnienie.
>
> 3) DATAOUT, DATAOUT2 - rozumiem, nie mam pytań
>
> 4) CE, INC - no fajna sprawa, ino za cholerę nie wiem jak to obsługiwać. No bo jak
przyłożę jedynkę na CE (Enable increment/decrement), to niby mam możliwość
zwiększania/zmniejszania opóźnienia za pośrednictwem pinu INC. Czyli jak do diabłą?!
Jak przywalę '1' na INC to zwiększę opóźnienie czy zmniejszę. No i kurde o ile? Jak
mam kontrolować wartość zmiany ? Ni cholery nie łapię!
To są sygnały od interfesju. CLK,INC,CE to interfejs do kontrolowania
tego ficzeru. Czyli jeżeli aktywne CE to zależnie od INC/DEC zwiększa
lub zmniejsza. Jeżeli brak CE to nie ma zmian opóźnienia. Jest tam
jeszcz chyba BUSY sygnał który jest ustawiony podczas przestrajania
opóźnienia.
> No i teraz atrybuty:
>
> 1) DATA_RATE - SDR lub DDR. A co to ma do rzeczy?
DDR to SDR konwersja jest umieszczona w IO wiec trzeba wiedzieć do czego
to podłączyć. W/g mnie więc chodzi tylko o sposób podłączenia.
>
> Jeżeli możesz coś wyjaśnić, będę wdzięczny.
>
To są tylko moje opinie bazujące na wiedzy A. Ale uważam że prawdziwe
lub wysoce prawdopodobne.
Pzdr
Adam
Następne wpisy z tego wątku
- 18.10.13 18:00 s...@g...com
- 19.10.13 10:26 Adam Górski
- 20.10.13 02:09 s...@g...com
- 20.10.13 02:22 s...@g...com
Najnowsze wątki z tej grupy
- Disk on Module, czym to odczytać?
- Pasta ochronna? Lutownicza?
- zagadka pneumatyczna
- Klip testowy, jak sie to używa
- Jak sie smazy elektronike z odleglosci kilkuset metrów?
- William Shockley, co-inventor of the transistor
- Gazowy kocioł CO regulacja cyklingu i regulacja pogodowa
- Zamek elektroniczny
- szablon do pasty DIY
- Głośnik potrzebny
- Silikonowy przewód ekranowany
- Wtyk bananowy ekranowany
- Co może być gorsze od pożaru elektryka?
- daltonizm
- Mały Linux
Najnowsze wątki
- 2025-11-18 kumulacja
- 2025-11-18 Mokry sen grupowego osiołka I/O :)
- 2025-11-18 Simki
- 2025-11-18 Warszawa => DevOps Engineer <=
- 2025-11-18 Warszawa => Konsultant ERP Microsoft Dynamics 365 Commerce <=
- 2025-11-18 Wrocław => Programista React ze znajomością C++ <=
- 2025-11-18 Wrocław => React Developer with knowledge of C++ <=
- 2025-11-18 Warszawa => Senior Algorithm Developer (Java/Kotlin) <=
- 2025-11-18 Warszawa => Cloud Engineer <=
- 2025-11-18 Nowe przepisy dotyczące pieszych
- 2025-11-18 Chiny => Koordynator Produkcji / Przedstawiciel ds. rozwoju produktu <
- 2025-11-18 Warszawa => Project Manager (AI and innovation) <=
- 2025-11-18 Warszawa => Project Manager (AI and innovation) <=
- 2025-11-18 Warszawa => Java Developer <=
- 2025-11-18 Warszawa => System Administrator <=




Prezenty pod choinkę z drugiej ręki? Polacy wciąż tradycjonalistami