Użytkownik "AlexY" napisał w wiadomości grup
dyskusyjnych:n06ftd$eti$...@d...me...
J.F. pisze:
[..]
>> A kto wie - moze ma i racje. Bo odpowiedz moze brzmiec: wspolczesna
>> technologia pamieci DRAM wymaga przeprowadzenia na krzemie
>> operacji,
>> ktorych nie chcemy przeprowadzac na procesorach, bo koszta
>> rosna/uzysk
>> maleje.
>> Czyli powody bylyby te same, o ktore podejrzewam FPGA, mimo ze
>> operacje
>> calkiem inne :-)

>W przypadku "prawdziwych" CPU wkrótce może się okazać że Twoje
>przypuszczenie jest/będzie błędne, zobacz że coraz więcej funkcji
>integruje się z CPU, kiedyś nie miały nawet kontrolera DMA, obecnie
>L3 cache ma rozmiar całkowitej pamięci zwykle instalowanej w 386.

Ale ja o DRAM.

Druga strona medalu jest taka ze dzis "mozemy zmiescic w ukladzie
scalonym
XXX mld tranzystorow - powiedzcie nam czego chcecie".
64MB SRAM/cache, zeby mniejsze projekty nie wymagaly pamieci
zewnetrznej pamieci ? Prosze bardzo ...

J.