Dnia Thu, 1 Mar 2018 22:43:30 +0000 (UTC), Adam Wysocki napisał(a):
> J.F. <j...@p...onet.pl> wrote:
>
>>>2. Z czym to się w ogóle je? Jak to programować? Od czego zacząć? W
>>>datasheecie widzę wspomniane kompilatory ABEL, CUPL, LOG/iC,
>>>OrCAD-PLD,
>>>PLDesigner, TANGO-PLD. Czym one się różnią?
>>
>> CUPL uzywalem, ostrzegam - jak sie spojrzalo na to jak na kompilator,
>> to realizacja byla fatalna ... ale to dotyczylo rozszerzen, ktorych
>> konkurencja nie miala.
>
> A jak na to patrzeć? Jak na translator?

Jak na analizator wyrazen logicznych.

CUPL ma dodatkowe makra, co sobie wymyslilem ambitniejsza konstrukcje,
to wychodzilo, ze on jej nie potrafi rozwinac.

>>>W jakim języku się to opisuje? VHDL / Verilog? Czy może pisze się po
>>>prostu równania boolowskie?
>>
>> rownania.
>> Czasem cos ciut ambitniejszego, maszyna stanow np.
>
> Czyli każdy wspomniany kompilator ma swój język?

Tak, ale wszystkie sa dosc podobne, bo tez i funkcje realizowane
bardzo podobne.

Jak Cie interesuje
https://class.ee.washington.edu/475/peckol/doc/cupl.
html
http://www1.pldworld.com/@xilinx/html/techtool/xilin
x_cpld/designentry/help/webpackabel_design_examples.
html


> Nie da się programować
> GAL-i w VHDLu ani Verilogu (o których wiem tylko tyle, że istnieją)?

Niby powinno sie dac, ale czy znajdziesz odpowiedni kompilator na tak
male kosci ?
Nawiasem mowiac - takie CPLD to jest czesto raptem kilka GAL w jednej
obudowie. A jednak "kilka" robi roznice :-)

J.