Użytkownik napisał w wiadomości grup
W dniu środa, 27 maja 2015 12:09:27 UTC+2 użytkownik J.F. napisał:
> Funkcja logiczna wydaje znacznie prosztsza.
> Ale moze nie doceniam kompilatora.
> Jesli masz wszystko przygotowane ... moze bys zrobil drugi projekt w
> alternatywnej wersji, tylko jak to ocenic - % zajetosci zasobow,
> wyliczona maksymalna czestotliwosc pracy, czas pracy kompilatora ?
> To ostatnie najmniej istotne :-)
>
>
>Jako jedeny moduł w FPGA, Twoja wersja zajmuje minimalnie mniej
>zasobów czysto logicznych (LUT's), ale tyle samo Flip-Flopów, co jest
>akurat oczywiste (rejestr posuwny). Natomiast w całości mojego
>projektu zastosowanie modułu w/g Twojego pomysłu - na odwrót. >Dzieje
>się tak zapewne dlatego, że mapowanie w przypadku wykorzystania
>większej liczby zasobów zaczyna być bardziej "agresywne". Algorytmów
>nie znamy, więc są to czyste spekulacje z mojej strony. Prędkość
>praktycznie ta sama, można to popychać ~140MHz.

No, to ciekaw jestem jak to kompilator zrealizowal.

Dodawanie 32 liczb 11-bit- wydaje mi sie, ze to bardzo wredna funkcja.
Oczywiscie mozna zrealizowac zwyklymi sumatorami dwoch liczb, nawet
tyle samo ich trzeba, ale czas propagacji powinien wzrosnac.
Jak zrobil "liniowo" a nie "drzewem binarnym", to nawet sporo wzrosnac
...

Chyba, ze nawet nie zblizyles sie do granicy szybkosci ...

J.