W dniu 2023-03-06 o 22:49, ptoki (ptoki) pisze:
> poniedziałek, 6 marca 2023 o 06:41:32 UTC-6 Cezar napisał(a):
>> On 06/03/2023 02:21, ptoki (ptoki) wrote:
>>> niedziela, 5 marca 2023 o 03:53:13 UTC-6 Cezar napisał(a):
>>>> On 05/03/2023 03:48, ptoki (ptoki) wrote:
>>>>
>>>>> Troche tak ale i troche nie.
>>>>>
>>>>> Jak definiujemy procesor?
>>>>> Filozoficznie to jest uklad ktory moze wykonywac program skladajacy sie z
instrukcji.
>>>>> Ile tych instrukcji? Jedna? Dwie? 300? Gdzie jest granica gdzie procesor sie
zaczyna?
>>>>> Jakie te instrukcje? Starczy dodawanie i skok? Czy jednak musi byc rowniez
transfer? A moze transfer bedzie domniemany?
>>>>> Ile opcji per instrukcja? Dodawanie miedzy rejestrami? Ile ich? A moze tylko
miedzy pamiecia i rejestrem? A moze rejestru nie trzeba is ie doda miedzy pamiecia a
pamiecia?
>>>>>
>>>> Tak sobie myśle czy obecnie nie było by wydajniej aby CPU mógł
>>>> bezpośrednio wykonywać działania na pamięci a nie na rejestrach.
>>>> Ja wiem- odwołania do działań byby dłuższe ale zaoszczędzilibysmy duzo
>>>> czasu na kopiowaniu RAMu do rejestrów.
>>>> Oczywiście część rejestrów musiała by zostać - jak np program counter.
>>>>
>>>>
>>>
>>> Raczej nie.
>>> Z paru powodow.
>>>
>>> 1. Szybki ram jest wolniejszy od taktowania cpu. W rezultacie cpu by patrzylo w
sufit wiekszosc czasu. Aktualnie chyba nawet transfery cache-rejestr zabieraja czasem
wiecej niz cykl lub dwa (nie jestem na bierzaco).
>> OK ale wezmy takiego 6502 czy nawet AVR, który ma dostęp do pamięci w
>> czasie rzeczywistym
>> Takie LDX zajmuje 2-4 cykle, CPX następne 2-4, INX dwa cykle. Jakby CPX
>> i wykonywał się bezpośrednio na ramie to można by zaoszczędzić kilka cykli.
>>
>
> Obejrz filmik jaki tu wrzucilem. Tam jest wiecej ciekawostek, np to ze 6502 wciaga
nowy rozkaz jak stary jeszcze sie nie skonczyl. To nieco komplikuje takie analizy.
>
Ale AVR też tak robi, bo Flash jest wolniejszy od Ram i też zrobi fech w
czasie wykonywania poprzedniej instrukcji.

--
Janusz