On 13.02.2023 20:33, m wrote:
[...]
> Jak na tym tutaj jest to nie wiem, autor sobie sprawdzi. Na produkcie
> nxp M3 którego numerka nie pamiętam to było szybciej.

Po pierwsze trzeba przestudiować dokumentację, a po drugie trzeba
zmierzyć. Producenci stosują różne przyspieszacze w postaci flasza o
szerokości szyny danych np. 256 bitów i jakieś tam dodatkowej logiki.
Zobacz np. M4 od STM (STM32F405xx): ,,Based on CoreMark benchmark, the
performance achieved thanks to the ART accelerator is equivalent to 0
wait state program execution from Flash memory at a CPU frequency up to
168 MHz". Na takim MCU wykonywanie programu z SRAMu w praktyce na pewno
będzie wolniejsze od wykonywania z flasza.

> I normalnie się robiło na poziomie funkcji.
A co to znaczy? Zwłaszcza ,,na poziomie funkcji".