W dniu środa, 7 lutego 2018 15:37:28 UTC+1 użytkownik J.F. napisał:
> Użytkownik "Piotr Wyderski" napisał w wiadomości grup
> dyskusyjnych:p5f0nm$bdq$...@n...news.atman.pl...
> Adam Wysocki wrote:
> >> - "Układy FPGA w przykładach" (kurs, 4 części)
> >> - Wprowadzenie do języka Verilog (książka)
> >> Polecacie któreś z tych dwóch?
>
> >Powyższych pozycji nie znam, ale mam radę: odpuść sobie naukę
> >Veriloga na etapie wstępnym. W ISE/Quartusie są graficzne edytory
> >schematów, poklikaj sobie i zobacz, jak Ci to leży. Naucz się sprzętu
> >i myślenia w nowych kategoriach.
>
> To nie lepiej jednak zaczac od VHDL/Veriloga, niz dalej trzaskac te
> schematy ?
>

W rozbudowanych projektach, gdzie FPGA jest wykorzystywane do kontrolowania różnych
niezależnych układów np. kontroler USB,DDR RAM,Przetworniki AD/DA i cholera wie co
jeszcze, uważam schemat za najlepsze narzędzie. Jeden rzut oka i wiadomo co jest co i
jaki jest przepływ logiczny obrabianego sygnału. Jasne, że to samo da się zrobić w
VHDL'u pisząc strukturalnie, ale nikt mi nie wmówi że taki projekt będzie
przejrzysty. A znalezienie ewentualnego błędu zaczyna urastać do naprawdę dużego
problemu. Strukturalny VHDL wykorzystuję jedynie w przypadku powielenia jakiegoś
bloku funkcjonalnego na n-kanałów. Wtedy istotnie łatwiej i szybciej jest to zrobić w
paru linijkach kodu, niż smarować na schemacie np. 64 klocki i łączyć je drutami.
Ewentualne rozszerzenie liczby kanałów na 128, to w VHDL'u kwestia kilku sekund
roboty. Natomiast VHDL jest znakomitym narzędziem do projektowania behawioralnego.
Synteza stanów maszynowych na piechotę na bramki i przerzutniki, to nie tylko strata
czasu, ale wręcz głupota.