W dniu 08.02.2018 o 00:50, s...@g...com pisze:

> Dobrze napisane! Jako przykład można podać taką sekwencję w C:
> a=1;
> b=2;
> c=a+b;
> Wiadomo, że powyższe może dać zupełnie inny wynik, jeżeli pomieszamy kolejnościami
instrukcji np. tak:
> c=a+b;
> b=2;
> a=1;
> Tymczasem w języku opisu sprzętu owa kolejność zapisu nie ma żadnego znaczenia.
>


A jeszcze lepszy numer, to różnica między zapisem w Verilogu:
b = a;
c = b;
d = c;

a taką wersją:
b <= a;
c <= b;
d <= c;

tego raczej nie sposób zrozumieć bez uświadomienia sobie, że "a", "b",
"c" i "d" to dwie sztuki UCY7474 ;-) czyli cztery przerzutniki wyzwalane
zboczem. W pierwszym przypadku syntezer i optymalizator może zwinąć te
cztery linijki kodu do jednego przerzutnika, a w drugim przypadku
dostaniemy czterobitowy rejestr przesuwny :-)

Tej jawności zapisu zawsze mi brakowało w VHDL-u

--
Pozdrawiam
Grzegorz