On 07.07.2018 11:48, Zbych wrote:

> Skoro masz tam 139, to masz dwa dekodery w obudowie. Jeden niech dzieli
> przestrzeń na ćwiartki a drugi na połówki.

Rozumiem, że ma to wyglądać następująco:

1) Wejście aktywujące pierwszą połówkę (!G) podłączone przez inwerter do
linii A15. W ten sposób dzielenie adresów odbywa się tylko w górnej
połówce przestrzeni adresowej. Dolne 32kB zajmuje bezpośrednio
adresowany RAM. Linia A15 steruje jego wejściem CS.
2) Wejście B pierwszej połówki połączone z masą. Wejście A z linią A14.
3) Wyjście Y1 pierwszej połówki steruje linią CS EPROM-u (ostatnie 16kB
przestrzeni adresowej). Wyjście Y0 jest połączone z wejściem aktywującym
(!G) drugiej połówki.
4) Wejście B drugiej połówki także połączone z masę. Wejście A sterowane
przez linię A13.
5) Wyjście Y0 drugiej połówki połączone z układem RAM podzielonym na
banki. Wyjście Y1 steruje 74138, który dokonującym dalszego podziału
pomiędzy urządzenia I/O.

moje rozumowanie jest poprawne? Wszystko ok?