Ok, już po napisaniu poprzedniej wiadomości udało mi się rozwiązać
problem z wydłużaniem opóźnionego sygnału RD dla karty. Wystarczyło
dodać XOR wyjścia flip-flopa z jego wejściem. Niestety kosztowało mnie
to jedną linię GAL16V8A. W lepszym układzie dałoby się to ogarnąć za
pomocą wejścia asynchronous set, ale niestety ten konkretny GAL takiego
nie posiada.

Problem nadal występuje. Niemniej w artykułach z sieci widzę, że ludzie
dodają opóźnienie także opóźnienie na linii WR. Tego też spróbuję. Nawet
jeśli nie zadziała, to pewnie i tak zostawię te opóźnienia w projekcie,
dla zapewniania lepszej kompatybilności z kartami (gdy już uda mi się
rozwiązać główny problem).

Przy okazji widzę, że mogę trochę zoptymalizować projekt odziedziczony
po wersji z 8080. W tej chwili nie ma chociażby sensu generowanie
osobnych linii IORD/IOWR, skoro dekoder adresów IO jest bramkowany
sygnałem IOM. Sygnały MEMWR/MEMWR zostawię, bo przerobienie dekodera
adresów dla pamięci byłoby trochę bardziej kłopotliwe.