Mam na pokładzie swojej PCB, FT2232H i FPGA. Zapis z PC do FPGA w trybie
synchronicznym działa OK, natomiast mam jajca przy odczycie z FPGA do PC.
Przy pierwszym odczycie zawartość FT_In_Buffer jest cholera jakby zrotowana
w prawo o losową ilość adresów. Np. o trzy adresy, w wyniku czego odczytuję:
253,254,255,0,1,2,3....255,0,1,2....255,0,1,2....252
Każdy kolejny odczyt powoduje rotację w prawo o dokładnie 16 bajtów.
Jakieś porady?

Może brakuje ci jakiegoś rezystora podciągającego i przekonfigurowanie FTDI
powoduje np. szpilki na zegarze. W tego typu przypadkach dobrze mieć
analizator stanów logicznych. Ja kupiłem polecany niedawno na grupie:
http://www.ebay.com/itm/CY7C68013A-56-EZ-USB-FX2LP-U
SB2-0-Develope-Board-Module-Logic-Analyzer-EEPROM-AX
-/141214164581?pt=LH_DefaultDomain_0&hash=item20e105
2665
Całkiem fajnie się sprawuje. Jedynie musiałem zmienić eeprom na 24C02,
zaprogramować go tym samym wsadem co oryginalny 24C128, zdjąć zworkę J1 oraz
wlutować rezystor pomiędzy 1 i 2 nogę eeproma (adres na 000) - wtedy działa
najnowsze saleae (bez przeróbki działa starsza wersja).