Sludig wrote:
>
>> A w ogole to calosci jakims ifem nie da rady? Bedzie zdrowiej.
>> Na razie wszystkie przewidywania sprawdzone - hazardy, ktore widac
>> tylko w
>> gate-level ;-) (btw: to moj ulubiony moment walki).
>
> Nie widze innej metody na zapisanie danych "w locie".

Chodzi o to, ze przy logice kombinatoryjnej generujesz opoznienia ktore
sa przenoszone 'dalej'. Zmniejsza to Fmax (nie ma duzego znaczenia dla
CPLD, ale w fpga to czasem jest 'killer' predkosci).

> Zbocze narastajace nWE
> musi wystąpić raz na okres zegara przecież.

Jak musi, to o tym wiesz. Jak o tym wiesz, to zrob ladnego if coby dff
wygenerowal - 90% ze rozwiazesz sprawe (nawet bez wdawania sie w szczegoly).

> Piszesz, że to twój ulubiony moment walki ?!? A jak walczyć? Jeżeli już
> wiem, który sygnał powoduje błąd to jak go wyeliminować?

Nie masz sygnalu ktory powoduje blad. Masz po prostu blad w projekcie
(cos jak memory leak przy pisaniu programow). Po prostu nie zawsze sie
objawia.

Nie da rady nic wiecej powiedziec nie widzac kodu - wiec proponuje EOT.

Aha: sprawdz to jeszcze raz zanim zrobisz tego 10.000 sztuk ;-)


--
Jerry1111