W dniu czwartek, 24 października 2013 14:21:17 UTC+2 użytkownik BartekK napisał:
> Nic nie stoi na przeszkodzie, by SPI chodziło z dzielnikiem F_CPU/256,
> czyli przy 16MHz zegara wychodzi 62,5kHz, to będzie siało jeszcze mniej.

Śmieci są przede wszystkim z szybkich zboczy, przy mniejszej częstotliwości też
będzie brzydko, ale rzadziej i w sumie mniejsza średnia moc emitowanych zakłóceń.
I?C ma tę zaletę, że szybkość narastania jest mocno ograniczona, a szybkość opadania
trochę mniej, ale też.
Oczywiście to czy będzie przeszkadzało zależy od konkretnego urządzenia, projektu PCB
i softu.
Sam używam rejestrów przesuwnych na SPI do połączenia płyty głównej z panelem na
taśmie. Taśma naprzemiennie sygnał-masa, na płytce dzielone płaszczyzny masy.
Można by zresztą celowo zmniejszyć szybkość narastania wstawiając szeregowe rezystory
(co przy okazji może dopasować impedancję i zmniejszyć odbicia). Sporo zakłóceń
powstaje właśnie w pasożytniczych obwodach LC (ścieżki, przewody), które są wzbudzane
szybkimi zboczami. Samo zbocze ma energię rozłożoną mniej więcej równo po całym
widmie (ograniczone szybkością narastania), ale czasem taki kawał drutu z pojemnością
na końcu potrafi ładnie zadzwonić. Szeregowy rezystor będzie rozpraszał energię z LC,
a do tego ograniczając szybkość narastania zmniejsza też ilość śmieci na zasilaniu
(takie cuda jak ground bounce itp.).