Pszemol <P...@p...com> wrote:
> Pszemol <P...@P...com> wrote:
> > Witam, potrzebuj? pomocy kogo?, kto ma do?wiadczenie przy pod??czaniu
> > swojego processora do 32-bitowej kostki pami?ci SDRAM.
> >
> > U?ywam procka ARM/CortexM4 firmy NXP, oznaczenie procka LPC4088
> > i pojedynczej kostki pami?ci SDRAM firmy ISSI model IS42S32800D-7.
> >
> > Datasheet pami?ci: http://www.issi.com/WW/pdf/42-45S32800D.pdf
> >
> > Tam wyczyta?em ?e pami?? moja jest 256 megabit, zorganizowana w 4 banki po
> > 64 megabitowe tablice po 4096 wiersze i 512 kolumn s??w 32-bitowych.
> > Kostka ma 2 piny do wyboru banku (BA0 i BA1),
> > 32 piny danych (D0-D32) i 4 bity maski bajt?w danych (DQM0-DQM3).
> > Kostka ma tylko 12 pin?w wyboru adresu wiersza z kt?rych 9 s?u?y do wyboru
> > kolumny.
> >
> > Datasheet procesora: http://cache.nxp.com/documents/user_manual/UM10562.p
df
> >
> > Na stronie 190 jest tam tabelka 135, kt?r? pr?buj? zaimplementowa? w swoim
> > kodzie?
> > Z tego co rozumiem, s? tam 4 cz??ci tabelki, dwie pierwsze dla konfiguracji
> > z 16-bitow? szyn? danych i dwie dla mojej konfiguracji z 32-bitow? szyn?
> > danych.
> >
> > Poniewa? mam jedn? kostk? 32-bitow? (a nie np. 2 kostki 16-bit ani nie 4
> > kostki 8 ?bit) to skupiam si? na wierszu tabelki opisanym ?256Mbits (8M x
> > 32)? ale wtedy otrzymuj? konfiguracj? 4 banki po 13 bit?w dla wyboru
> > wiersza i 8 bit?w dla wyboru kolumny.
> >
> > Ale w opisie kostki pami?ci mam 12 pin?w dla wyboru wiersza i 9 dla wyboru
> > kolumny wi?c nie obs?u?? 13 bit?w adresu wiersza bo brak mi A12.
> >
> > Czego ja tu nie rozumiem?
>
> Patrz? sobie w?a?nie na not? aplikacyjn? dla innego proca (LPC32xx)
> http://www.nxp.com/documents/application_note/AN1093
5.pdf
> i widz? tam na stronie 23, rozdzia? 2.11, ?e zalecaj? niestandardowe
> ustawienia dla liczby bit?w wierszy i kolumn, niedozwolone w standardowym
> User Manual procesora...
>
> Dla kostek 32-bitowych o g?sto?ci 256Mbit (8M x 32) proponuj? ustawienie
> takie jak dla kostek 16-bitowych 128Mbit!
>
> Ustawi?em 1 0 010 01 jak dla 128Mbit (8M x 16), 4 bank, 12 row, 9 colums i
> dzia?a...
>

Ta tabelka wyglada dziwnie, ale chyba da sie ja rozsadnie przeczytac:

32 bitowe slowo i kosc 128Mbit (8M x 16) oznacza faktycznie dwie
kosci -- dwie zeby dostac 32 bitowe slowo z dwu 16 bitowych
kawalkow. Liczac linie adresowe widac ze to jedyna sensowna
interpretacja, w przeciwnym razie linii adresowych byloby
za duzo.

No a dla procesora dwie kosci 128Mbit z 16 bitowym slowem to
prawie to samo co jedna 256Mbit z 32 bitowym slowem.

--
Waldek Hebisch