Marek wrote:

> Nie rozumiem pytania, jeśli układ nie jest wybrany, to jego interfejs
> spi jest martwy (stan wysokiej impedancji), to z jakich powodów ma go
> interesować co się dzieje wtedy na magistrali?

Choćby z takiej, że pojemności w strukturze możesz mieć
na tyle duże, że sygnał zegarowy tą drogą przelezie sobie
przez bramkę i wpłynie na inne sygnały w układzie. Ponadto
stan wysokiej impedancji nie oznacza, że sygnał *wejściowy*,
jakim jest zegar, jest odcinany tuż przy pinie, lecz może
być wstępnie buforowany, a odcinany dopiero za buforem.
I gotujesz sobie dwumegachercowy bufor sygnałem 20MHz...

> Wielokrotnie używałem takiej dynamicznej zmiany sck gdy np. jeden z
> układów na magistrali miał max sck 2MHz a drugi 20MHz..

Chcę zrobić to samo, ale chwila zastanowienia nad *analogową*
stroną tego problemu wzbudza we mnie stany lękowe, stąd pytanie.

Pozdrawiam, Piotr