Marek wrote:

> A czy autor pytania rozważa GHz? Wątpię. Z kontekstu wynika, że
> rozważany teorettczny problem nie przekracza zastosowań pow. 20MHz i
> tego się trzymajmy.

Dla odmiany pobronię możliwości przełączania: dokumentacja Si4703 mówi,
że SPI clock ma nie przekraczać 2,5MHz, ale w definicjach czasów trwania
impulsów podają, że stan niski i wysoki maja mieć co najmniej 25ns.
(25+25)=50ns, co oznacza, że ich stopień wejściowy musi sobie poradzić
z co najmniej 20MHz. Ciekawe, skąd więc wynika ten ich pesymizm co do
SCLK. Nie szyna jest problemem, tylko to, co nią w środku karmią?

Pozdrawiam, Piotr