> Tylko dlaczego w dokumentacji pamięć jest pokazana jako ciągła czyli
> flash potem RAM w adresach rosnących?
> Czy jeśli była by to faktycznie harwardzka to czy Flash i RAM nie
> powinny zaczynać się od zera?

To co siedzi w tych prockach nosi nazwę zmodyfikowanej architektury
Harvard czyli dwie oddzielne szyny do pobierania instrukcji i przesyłu
danych, ale wspólna przestrzeń adresowa. To jest w zasadzie najbardziej
elastyczne rozwiązanie dzięki któremu program i dane mogą ale nie muszą
być umieszczone w fizycznie oddzielnych pamięciach włącznie z
możliwością odseparowania tylko fragmentów kodu np. procedur obsługi
przerwań. Dosyć adekwatnie przedstawia sytuację chociażby ten diagram:

http://www.eetimes.com/ContentEETimes/Images/Product
s/NewFolder/2010-11-30_crh_STM_Cortex_MCUs_matrix.jp
g

Jak widać, oprócz tradycyjnych szyn I i D jest jeszcze szyna systemowa z
oddzielną przestrzenią adresową umożliwiającą alokację zarówno
instrukcji jak i danych (z przewagą tego drugiego - m.in połączenia z
peryferiami).

Ogólnie we współczesnych architekturach z wielowarstwowymi magistralami
oraz złożonymi hierachiami pamięci i przestrzeniami adresowymi
mapowanymi na wiele równolegle dostępnych zasobów te podziały na
Harvardy i von Neumany wg mnie powoli tracą rację bytu - trzeba patrzeć
na "pełen obrazek".

Pozdrawiam!
Portal