Użytkownik "Elektrolot" <e...@N...pl> napisał w wiadomości
news:50f69f10$0$1311$65785112@news.neostrada.pl...
>W dniu 2013-01-16 13:11, Marek pisze:
>>
>> Użytkownik "Stachu Chebel" <s...@g...com> napisał w wiadomości
>> news:dd688333-abc2-42d7-847c-49c810451a97@c16g2000yq
i.googlegroups.com...
>> On 16 Sty, 12:16, Elektrolot <e...@N...pl> wrote:
>>> W dniu 2013-01-16 11:22, Stachu Chebel pisze:
>>>
>>> > Masz następujące przypadki:
>>>
>>> > 1) Połączenie jest OK
>>> > 2) Przerwa w połączeniu
>>> > 3) Zwarcie do VCC
>>> > 4) Zwarcie do GND
>>> > 5) Zwarcie pomiędzy liniami
>>>
>>> > Testując metodą zerojedynkową 2 i 3 mogą dać ten sam wynik. Może też
>>> > się zdarzyć, że 2 i 4 dadzą ten sam wynik. 1 i 5 na pojedyńczym bicie
>>> > też mogą dawać te same rezultaty. Ale to da się wyczaić testując
>>> > wszystkie możliwe kombinacje 2-ch bitów podając na port różne wartości
>>> > bitów.
>>> > Wniosek: 2,3 i 4 w Twoim testerze mogą być nierozróżnialne.
>>>
>>> Kompletnie się nie zgadzam. Przesuwanie jedynki i testowanie wszystkich bitów
jest jak najbardziej
>>> wystarczające.
>>> Jesteś w stanie podać chociaż jeden przykład, kiedy taki test będzie niepoprawny?
>>
>>> Przypadek 5: Dajesz na n-ty bit "0", następnie "1" podczas gdy na
>>> bicie n+1 z którym jest zwarty jest podane "0".
>>> Na odczycie zawsze w takim przypadku masz "0". Pytanie: czy bit n jest
>>> zwarty z bitem n+1, czy bit n jest zwarty do GND?
>>
>> W następnym kroku stwierdzisz jaka jest przyczyna tego błędu, kiedy na bicie n+1
>> będzie wystawiona 1-ka, a na bicie n-tym z powrotem 0:
>> 1. gdy jednoczesnie na na bicie n-tym i n+1 będzie 0 lub 1, to zwarcie linii 'n' i
'n+1'
>> 0 lub 1: bo bilansowy stan zależny od tego, czy bit wyjściowy n-ty, logicznie
w układzie
>> ustawiony na 0, mimo że 'podniesiony' do 1 z powodu zwarcia linii z bitem
wyjściowym
>> n+1 będzie w stanie wymusić stan 0, czy też bit wyjściowy n+1 (ustawiony na
1), mimo
>> że obciążony bitem wyjściowym n-tym (ustawionym na 0) będzie w stanie wymusić
stan 1
>> (kwestia wydajności prądowej portów wyjściowych). Tak czy tak, jeśli stany
bitów n i n+1
>> będą zgodne, to znaczy ze jest zwarcie linii n i n+1.
>
> A co w przypadku gdy oba bity będą zwarte do masy

Jeśli bity "n" i "n+1" będą zwarte do masy, to przecie przy wystawieniu jedynki na
tych dwóch
bitach (oczywiście na każdym z osobna) nie da się uzyskać na porcie wejściowym stanu
1 i już
wiadomo, że coś jest nie tak z tymi bitami.

> lub zwarte między sobą i jeden do masy?

tak samo da się wykryć, tyle że to kwestia kolejności usuwania zwarć:
1. jeśli po usunięciu zwarcia do masy bitu "n" (zwarcie między "n" i "n+1" nadal
będzie istniało)
na bicie "n+1" będzie taki sam stan jak na "n" (może być to 0 lub 1, pisałem o
tym wcześniej
od czego ten stan może zależeć), więc przy pobudzeniu w danym kroku jedynką tylko
jednego
z tych pinów da się wykryć nieprawidłowość stanów.

2. jeśli po usunięciu zwarcia między bitami "n" i "n+1" (zwarcie jednego z bitów do
masy będzie
nadal istniało), to przy pobudzeniu jedynką zwartego do masy bitu, na porcie
wejściowym tego
bitu będzie występował stan 0, co wykryje tester. Natomiast na bicie, który
przestał być zwarty
do bitu zwartego do masy, jedynka pojawi się w oczekiwanym momencie testu.

Tak więc wykrycie rodzaju błędu(-ów) to kwestia analizy stanów bitów, ale nie w
jednym kroku
testowym, tylko we wszystkich, czyli "przelecenie" :D jedynką po wszystkich bitach.

> Najprościej zapodać wszystkie 256 kombinacji i po sprawie.

Najlepiej najprościej, ale przede wszystkim mądrze. ;)

--
Pzdr.
Marek