Użytkownik "4CX250" <taunusmtv@poćta.łonet.pl> napisał w wiadomości
news:4da6b054$0$2491$65785112@news.neostrada.pl...
> W datasheet jest mowa o rejestrze FIFO ale odbiornika i zauważyłem na
> rysunku że tam faktycznie UDR jest podzielony co sugeruje pojemność dwóch
> elementów.

Jeszcze coś dopiszę.
A to cytat z datasheet:
"However, the receive buffering has two improvements that will affect the
compatibility in some
special cases:
. A _second_Buffer_Register_ has been added. The two Buffer Registers
operate as a circular
FIFO buffer. Therefore the UDR must only be read once for each incoming
data!"

Dodano drugi rejestr buforujący - co widać na rysunku jako podzielonu na
dwie części UDR - w całym
datasheet tylko o nim mowa że jest to FIFO. Ale jest to bufor odbiornika a
nie nadajnika o który cały
czas mi się rozchodzi.


A to cytat opisujący wysyłanie danych na pin TX
"A data transmission is initiated by loading the _transmit_buffer_ with the
data to be transmitted. The
CPU can load the transmit buffer by writing to the UDR I/O location. The
buffered data in the
transmit buffer will be moved to the Shift Register when the Shift Register
is ready to send a new
frame. The Shift Register is loaded with new data if it is in idle state (no
ongoing transmission) or
immediately after the last stop bit of the previous frame is transmitted.
When the Shift Register is
loaded with new data, it will transfer one complete frame at the rate given
by the Baud Register,
U2X bit or by XCK depending on mode of operation."

Czyli że UDR sam w sobie nie jest żadnym rejestrem przesuwnym, tymbardziej
nie FIFO.
Oba razem rejestry czyli bufor UDR raz TSR tworzą rejestr FIFO z wejściem
równoległym
i wyjściem szeregowym.

Marek