W dniu 2011-05-28 10:38, Michoo pisze:
> W dniu 27.05.2011 18:08, Piotr pisze:
>> Dziękuję. Już sobie poradziłem z tym problemem. Błąd leżał w zakresie
>> integer'a. Nie może być tak, że łącze wyjsce vectorowe z wejściem
>> integer i integer ma mniejszy zakres niż można zapisać na vectorze i
>> odwrotnie.
> Namieszałeś:


Nie chodzilo mi o to, zeby polaczyc tak "bezposrednio". Dalej niestety
nie wiem czemu to nie dziala. Nie zamieszczam calego kodu. Tylko to co
jest zle. :(

entity IntegerNaVector is port (
we: in integer range 128 downto -127;
wy: out std_logic_vector(7 downto 0));
end entity IntegerNaVector;

W procesie w architecture mam:

wy <= std_logic_vector(conv_signed(we, 8)); -- zle :(



Nie udalo mi sie tego w zaden sposob ominac. Port "we" na schemacie
graficznym ma bity 0:6 - czyli 7 bitów. Nie wiem dlaczego tak jest. :(
Przeciez to jest 256 wartosci. :(

Pozdrawiam
Piotr