Użytkownik "Mario" napisał w wiadomości grup
dyskusyjnych:mf9qfm$mi4$...@m...internetia.pl...
W dniu 2015-03-29 o 20:39, Jakub Rakus pisze:
>> A ja mam serdecznie dość VHDL. Dłubę się już z jednym projektem od
>> dłuższego czasu i rzygać mi się chce przy każdym podejściu. Żeby
>> tylko
>> to skończyć i nigdy więcej nie wracać. Wiem, że języki opisu
>> sprzętu w
>> niektórych zastosowaniach są bezkonkurencyjne, ale chyba jednak
>> wolę
>> pozostać na ziemi i przy C/ASM.

>Mam podobne wrażenia :)

Panowie, ale porownujecie jablka z koszulami.

To nie ma nic wspolnego, poza tym ze nazywa sie "jezyk".

Bez VHDL/Veriloga nie bedzie procesow, na ktorych mozna by ten ASM/C
uprawiac :-)

J.