On 2015-01-24 18:53, s...@g...com wrote:
>> Uważaj. Projektowanie z poziomu kodu ma wiele zalet, że wymienie choćby
>> testy.
> Przestań!! Jak się na czymś nie znasz, to się nie mędrkuj. TestBenche istotnie
pisze się w dowolnym HDL

Przegapiłeś ostatnie jakieś 10 lat. Zadanie domowe z googla:
SystemVerilog i UVM. Przed UVM było trochę innych. I bedzie pare
nastepnych, prawie na 100%. Dynamika tu jest kosmiczna.

I powtarzam: nie tylko gołe testy. Asercje, contrains, randomizacje,
TLM. To jest pisane w HDLu i *WPLATANE* w kod. Bo asercja jest naturalną
częścią kodu. W schemacie nie masz możliwosci postawienia głupiej
asercji. Odcinasz w ten sposób bardzo ważne mechanizmy zwiększające
jakość i ulatwiające debugowanie.

Świat naprawdę zna lepsze metody opisu elektroniki na dowolnym poziomie
od tranzystorów po transakcje. Lepsze od schematów. Naprawdę.

>, ale guano ma to wspólnego ze środowiskiem projektowym

*NIE* jest to takie proste. Miało kiedyś. Przez ostatnie 10 lat wiele
się zmieniło. Ewentualnie engine zbierający wyniki może mieć formę
środowiska. Testy obecnie pisze się w tym samym języku co implementację,
akurat taka moda. Obecnie na topie jest SystemVerilog. Jutro pewnie coś
głupszego od veriloga choć nie wiem czy nie osiągnięto już dna.