On 2014-12-22 22:37, s...@g...com wrote:
> W dniu poniedziałek, 22 grudnia 2014 20:06:52 UTC+1 użytkownik Piotrek napisał:
>> On 2014-12-22 15:32, s...@g...com wrote:
>>>
>>> Nosz k@#$a !!! Brak mi dalej pomysłów. [...]
>>>
>>
>> Znaczy się pora przeczytać w dokumentacji ;-)
>>
>> Możesz gdzieś wrzucić okolice JTAG-owe?
>>
>
> Tu nie ma w zasadzie co wrzucać. Schemat jest taki :
> [Konektor_JTAG_TDI]=>[FPGA_TDI],[FPGA_TDO]=>[FLASH_T
DI],[FLASH_TDO]=>[Konektor_JTAG_TDO]. TMS i TCK spięte razem do kupy i tyle.
VREF=>2.5V, GND-wiadomo.PCB też nie ma co wrzucać, bo 8-warstwowe i bez softu na
którym robię guzik da się zobaczyć.
>
> Ale samego JTAG'a chyba nie ma się co czepiać, bo programowanie działa cacy,
ChipScope też. Jajco polega na tym, że przy podłączonym VREF(2.5V) i GND z mojego
badziewia do Xilinx Platform Cable wszystko jest OK (badziewie działa poprawnie),
przy braku owego bądź nie podłączeniu XPC do zasilania(USB), moje badziewie zachowuje
się chimerycznie. Konfigurację trzyma, ale dostaje lekkiego "świrowania" przy
interpretacji stanów wejściowych LVDS.
>

A pullup-y i pulldown-y na JTAGU oraz innych pinach ?
A nie jest tak że tam masy brakuje pomiędzy sprzętem pomiarowym a płytą
z FPGA ?

Adam