Użytkownik "ToTylkoJa" napisał w wiadomości grup
dyskusyjnych:mudpdb$g4r$...@u...news.interia.pl...
Adam Gc3b3rski wrote:
>> A teraz zastanów się co jest wejściem zegarowym a co sygnałem
>> mówiącym o
>> kierunku zliczania. A może są dwa wejścia zegarowe ?
>> A może nie ma przerzutników z dwoma sygnałami zegarowymi w Twoim
>> sprzęcie?
>> Typowy problem początkujących. Pamiętaj zawsze na końcu występują
>> bramki
>> i przerzutniki ( fpga ) , koniec i kropka.
>> Pisząc w verilogu czy VHDL trzeba o tym pamiętać.

>> Poniżej tak jak to powinno wyglądać :
>> always @( jakiś_zegar) [...]

>Dziękuję za zainteresowanie ale to chyba nie jest odpowiedz na mój
>problem.

Poniekad wlasnie jest. Tak wlasnie nalezy to w FPGA zrobic.

>Przykładów z jednym wejściem zegara i wejściami wybierającymi
>kierunek
>zliczania uruchomiłem kilka. Ale teraz zechciałem emulować licznik
>74193.
>A on ma DWA wejścia zegarowe. Bardzo możliwe że nie są one podawane
>wprost
>na jego przerzutniki.

Jak spojrzysz na jego karte katalogowa, to w srodku jest stosowna
bramka, ktora sumuje oba zegary.
http://www.datasheetbank.com/74LS193-Datasheet-PDF-T
I
Co nie znaczy, ze musisz to robic dokladnie tak samo.

>To że przerzutniki "D" ma tylko jeden zegar doskonale
>rozumiem. Mnie interesuje jak w Verilogu opisać układ który ma dwa
>wejścia
>i w zależności od tego na które wejście podamy impuls układ zliczy 'w
>górę'
>bądź 'w dół'. Chyba można coś takiego zrobić ponieważ wymieniany już
>wcześniej licznik 74193 istnieje w rzeczywistości i działa, o czym
>przekonałem się osobiście.

Ale co z tego ze opiszesz, skoro potem trzeba to jeszcze zrealizowac ?
FPGA promuje rozwiazania, gdzie przerzutniki maja jeden wspolny zegar.

Prawie taka sama funkcjonalnosc mozesz np uzyskac stosujac np dwa
osobne liczniki i wyliczajac roznice obu.
Ale to nadal osobne zegary.

J.