"Radosław Sokół" napisał:

> Problem wynika stąd, że PCI ma (efektywnie) tylko 32 linie
> adresowe, więc wszystkie obszary pamięci i MMIO muszą - by
> możliwa była wzajemna współpraca PCI i mikroprocesora - znaj-
> dować się w pierwszych 4 GiB fizycznej przestrzeni adresowej.
>
> Nie było z tym kłopotu, póki komputery miały po 128 MiB czy
> 256 MiB pamięci -- przestrzeń adresowa PCI leżała sobie w
> ostatnim gigabajcie fizycznej przestrzeni adresowej komputera.
>
> Dzisiaj już niestety jest to problemem. Pamięć RAM, na którą
> "nachodzą" obszary adresowe PCI, trzeba "przenieść" pod in-
> ne adresy -- i niestety są to adresy powyżej granicy 4 GiB,
> dostępne tylko z wykorzystaniem PAE. [...]

Serdeczne dzięki za tak wyczerpujące wyjaśnienia i chęć ich udzielania w
czasie, było nie było, świątecznym ;-)

JoteR