>>>>>> Pamiętam że było coś takiego bodajże w procesorach Ubicoma ale w
>>>>>> żadnym
>>>>>> z armów tego nie widzę.
>>>>>
>>>>> Niezgodne z filozofią RISC.
>>>>>
>>>>
>>>> Idąc tym tropem nie ma takich mechanizmów w żadnym procesorze bo nawet
>>>> x86 to dzisiaj RISC , o x64 nawet nie wspominając.
>>>
>>> Ni. x86 to dzisiaj nadal CISC. To np. Sandy Bridge na którym amd64 jest
>>> uruchamiany/emulowany jest rzeczywiście RISC-like.
>>
>> Czy mógłby kolega zapodać kilka słów kluczowych lub sznurków ?
>
> microcode, x86 context switch, TSS Descriptor, call gate
>
>
>> Mając dziesiątki lub setki o ile nie tysiące różnych wątków/procesów
>> ciągłe przeładowywanie rejestrów musi kosztować masę czasu jeżeli jest
>> to czysto programowe
>
> Jak masz tysiące różnych wątków próbujących działać _na raz_ to masz
> system który większość czasu jedyne co robi to marnuje zasoby na ich
> przełączanie - niezależnie od tego czy masz wsparcie sprzętowe czy nie.
>
> I tak najdroższe w całej zabawie w multi-tasking (nie dotyczy właśnie
> maleństw w rodzaju m-3 z wewnętrznym ramem - tam to frunie)jest
> zazwyczaj psucie cache, przeładowywanie MMU i tym podobne sprawy. Zmiana
> kontekstu ma główne znaczenie przy wywołaniach systemowych.
>
>>
>>> A wracając do problemu - sprzętowe implementacja zmian kontekstu to
>>> zbędna komplikacja jeżeli można to zrobić RISC-like.
>>
>> Pewnie , tylko jest gdzieś granica opłacalności odnośnie minimalnego
>> czasu przydziału dla wątku/procesu.
>
> Na x86 masz do tego instrukcję CISC, na m-3 robisz to 3 instrukcjami
> RISC. I tak limitujące będzie (jeżeli chodzi o samo działanie procka)
> odczytanie z pamięci czy to stanu (x86) lub rejestrów(arm).
>
>>>
>>> Np na cortex-m3 całość sprowadza się do ustawienia wskaźnika na
>>> thread-control-block i wczytania rejestrów. Używasz instrukcji ogólnego
>>> przeznaczenia a całe wsparcie sprowadza się do projektu architektury,
>>> która to umożliwia.
>>
>> A ma może kolega jakiś sznurek do tego opisu thread-control-block ?
>
> Ma. Wskazuje na Cortex-M3 Technical Reference Manual.
>

Wielkie dzięki za informacje. Dalej już będzie z górki.

Adam