ToTylkoJa <m...@n...chce.tego.poczta.fm> napisał(a):

> Witam
> PrzejrzaĹ&#65533;em pdf-a o pamiÄ&#65533;ci synchronicznej DRAM i nie rozumiem po
co
> wprowadzono / wymyĹ&#65533;lono takie pamiÄ&#65533;ci. KiedyĹ&#65533; do ATARI ST
doĹ&#65533;oĹźyĹ&#65533;em wiÄ&#65533;c
> ej
> pamiÄ&#65533;ci. Wtedy wydawaĹ&#65533;o mi siÄ&#65533; Ĺźe do sterowania
pamiÄ&#65533;ciÄ&#65533; w zupeĹ&#65533;noĹ&#65533;ci
> wystarczy sygnaĹ&#65533; -RAS, -CAS i -WR, oczywiĹ&#65533;cie teĹź dane i
multiplekserowany
> adres. A teraz Do standardowych sygnaĹ&#65533;Ăłw -RAS, -CAS, -WR doĹ&#65533;oĹźono
jeszcze
> CLK i CKEN i powiedziano Ĺźe CAS i RAS majÄ&#65533; siÄ&#65533; zmieniaÄ&#65533;
synchronicznie z
> zegarem. To na czym polega ten zysk i ulepszenie? Niestety caĹ&#65533;y pdf
> oczywiĹ&#65533;cie jest po angielsku i pewnie dlatego czegoĹ&#65533; nie
zrozumiaĹ&#65533;em.
>
> pozdrawiam MArek

==============

A pamiętasz jak często wieszały się wówczas pecety napędzane zegarem rzędu
10-12MHz? RAS i CAS były często robione na RC , wystarczyła zmiana temperatury
, aby zmnieniła się stała czasowa , no i wszystko szło w maliny.
Rozwiązaniem są układy synchroniczne w których wszelkie sygnały z określonymi
restrykcjami czasowymi są uzależnione od CLK. Przy częstotliwościach na jakich
dzisiaj jeździmy , układ asynchroniczny nie ma prawa w praktyce działać.

MH

--
Wysłano z serwisu Usenet w portalu Gazeta.pl -> http://www.gazeta.pl/usenet/