W dniu 21.02.2014 19:17, Jakub Rakus pisze:

> Wiem, że to nie jest program w normalnym tego słowa znaczeniu. Nie wiem
> niestety czy 1200 LUTów to "dużo" czy "mało"?
>
> Wydawało mi się, że ktoś kto pracuje dużo na FPGA jest w stanie na
> początku projektu określić jaki sprzęt będzie potrzebny, żeby się w
> połowie nie okazało, że się nie mieści nasz wsad, trzeba wybrać inny
> układ, może w innej obudowie, to płytka do zmiany itd. itp.
>

Takie przybliżanie jest obarczone dużym błędem, bo np. w jednym z moich
projektów sama zmiana strategii syntezy układu z Minimum Runtime na
Timing Performance powoduje prawie dwukrotne zwiększenie ilości zasobów
bez zmieniania choćby jednej linijki Veriloga. W drugą stronę zmiana
jednej linijki powoduje znaczny spadek "zużytych" LUT-s pociągając za
sobą drastyczny wzrost zajętych Slice Flip Flops.


Pozdrawiam
Grzegorz