Użytkownik "jedrek" napisał w wiadomości
>Typowy układ bramowania w mierniku częstotliwości to przy
>rozdzielczości 1Hz czas otwarcia bramki 1 sek. i kolejna sekunda to
>martwy czas, gdzie bramka oczekuje na kolejny stan H otwierający ją
>na kolejną 1 sekundę. Czyli wzorcowe 1Hz jest podzielone
>przerzutnikiem przez 2, otrzymujemy przebieg 0,5Hz o wypełnieniu
>dokładnie 50%.

A bufory licznikow masz, czy widac jak liczy, potem sie wynik
zatrzymuje na sekunde ?

Bo ogolnie to trzeba zrobic tak:
a) zamknac bramke,
b) przepisac licznik do bufora,
c) wyzerowac licznik,
d) otworzyc bramke.

To sie daje zrobic bardzo szybko (~100ns), tylko jest problem z
ukladem generujacym odpowiednia sekwencje krotkich impulsow.
No a jak sekwencja trwa zbyt dlugo, to wypadaloby wyzerowac liczniki
liczace pomiarowa sekunde czy tam 10s.

Musi byc na TTL ? Na FPGA byloby latwiej :-)

>W moich gdybaniach, na podstawie książki Marka Stabrowskiego
>"Miernictwo elektryczne cyfrowa technika pomiarowa" i opisanej tam
>idei wydedukowałem układ gdzie ostatnia "dekada" dzieląca zegar
>miernika i sterowanie bramką (czyli ta co z 1Hz ma zrobić 0,1Hz)
>została wykonana na liczniku 193 i przerzutniku JK 112 (wyjście Q
>przerzutnika otwiera bramkę), który to licznik liczy wstecz od
>wpisanego stanu "11" (wejściem ładującym stany z wejść ustawiających
>A,B,C,D), pierwszy impuls (po załadowaniu "11") zegarowy wzorcowego
>1Hz zmieniejsza stan licznika do "10", otwiera w tym momencie

I to jest jest prawidlowe rozwiazanie, choc nie jedyne.
Krotkie impulsy mozna odmierzac np 74123.

>Martwy czas został więc tutaj ograniczony do 1sek przy bramkowaniu
>10sek.
>Można to jakoś inaczej, prościej rozwiązać? (bezprocesorowo, na
>piechotę na TTL). Mowa o typowym mierniku zrobionym na "piechotę" na
>TTL-kach 7490.

Prosciej to niekoniecznie, ale moze lepiej - czemu czs martwy ma byc
1s, nie moze byc 0.1s, czy 0.01s - a to tylko kwestia ile tam dekad i
czy wpiszesz 11, 101, 1001 :-)

J.